CD4514BC CD4515BC 4位锁存/ 4至16线路解码器
1987年10月
修订后的2000年8月
CD4514BC CD4515BC
4位锁存/ 4至16线路解码器
概述
该CD4514BC和CD4515BC是4至16线解码器
与互补型MOS执行锁存输入
与N沟道和P沟道构造( CMOS)电路
增强型晶体管。这些电路prima-
在解码应用中的低功耗耗散rily使用
化和/或高抗噪能力是必需的。
该CD4514BC (输出高电平有效选项)提出了一个的Logical
卡尔“1”时所选择的输出,而CD4515BC预
货物内的逻辑“0”,在选定的输出。输入锁存
是R-S型触发器,它在最后一页的输入数据的预
之前,从“1”到“0”的选通脉冲过渡sented 。这
输入的数据进行解码,并输出相应的被激
氧基团。一个输出禁止线也可以。
特点
s
宽电源电压范围:
s
低功耗TTL :扇出的2
兼容性:
驾驶74L
s
低静态功耗:
0.025
W /包@ 5.0 V
DC
s
单电源供电
s
输入阻抗
=
10
12
通常
s
插入式替代MC14514 , MC14515
3.0V至15V
s
高抗干扰性: 0.45 V
DD
(典型值)。
订购代码:
订单号
CD4514BCWM
CD4514BCN
CD4515BCWM
CD4515BCN
包装数
M24B
N24A
M24B
N24A
包图
24引脚小外形集成电路( SOIC ) , JEDEC MS- 013 ,宽0.300
24引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 011 ,宽0.600
24引脚小外形集成电路( SOIC ) , JEDEC MS- 013 ,宽0.300
24引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 011 ,宽0.600
在磁带和卷轴可用的设备也。通过附加后缀字母“X”的订货代码指定。
接线图
顶视图
2000仙童半导体公司
DS005994
www.fairchildsemi.com
CD4514BC CD4515BC
AC电气特性
符号
t
THL
, t
TLH
参数
转换时间
(注4 )
条件
民
典型值
100
50
40
550
225
150
400
150
100
125
50
38
175
50
38
150
5
7.5
最大
200
100
80
1100
450
300
800
300
200
250
100
75
350
100
75
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
pF
pF
所有的C型
L
=
50 pF的,T
A
=
25
°
C,T
r
=
t
f
=
20毫微秒,除非另有说明
V
DD
=
5V
V
DD
=
10V
V
DD
=
15V
t
PLH
, t
PHL
传播延迟时间
V
DD
=
5V
V
DD
=
10V
V
DD
=
15V
t
PLH
, t
PHL
禁止传播
延迟时间
t
SU
建立时间
V
DD
=
5V
V
DD
=
10V
V
DD
=
15V
V
DD
=
5V
V
DD
=
10V
V
DD
=
15V
t
WH
选通脉冲宽度
V
DD
=
5V
V
DD
=
10V
V
DD
=
15V
C
PD
C
IN
功率耗散电容
输入电容
每包(注5 )
任何输入(注6 )
注4 :
AC参数都保证了DC相关测试。
注5 :
C
PD
决定任何CMOS器件的空载交流电耗。有关完整说明,请参阅家族特征应用笔记,
AN-90.
注6 :
电容是由周期性检测保证。
www.fairchildsemi.com
4
CD4514BC CD4515BC 4位锁存/ 4至16线路解码器
1987年10月
修订后的2004年1月
CD4514BC CD4515BC
4位锁存/ 4至16线路解码器
概述
该CD4514BC和CD4515BC是4至16线解码器
与互补型MOS执行锁存输入
与N沟道和P沟道构造( CMOS)电路
增强型晶体管。这些电路prima-
在解码应用中的低功耗耗散rily使用
化和/或高抗噪能力是必需的。
该CD4514BC (输出高电平有效选项)提出了一个的Logical
卡尔“1”时所选择的输出,而CD4515BC预
货物内的逻辑“0”,在选定的输出。输入锁存
是R-S型触发器,它在最后一页的输入数据的预
之前,从“1”到“0”的选通脉冲过渡sented 。这
输入的数据进行解码,并输出相应的被激
氧基团。一个输出禁止线也可以。
特点
s
宽电源电压范围:
s
低功耗TTL :扇出的2
兼容性:
驾驶74L
s
低静态功耗:
0.025
W /包@ 5.0 V
DC
s
单电源供电
s
输入阻抗
=
10
12
通常
s
插入式替代MC14514 , MC14515
3.0V至15V
s
高抗干扰性: 0.45 V
DD
(典型值)。
订购代码:
订单号
CD4514BCWM
CD4514BCN
CD4515BCWM
(注1 )
CD4515BCN
包装数
M24B
N24A
M24B
N24A
包图
24引脚小外形集成电路( SOIC ) , JEDEC MS- 013 , 0.300"宽
24引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 011 , 0.600"宽
24引脚小外形集成电路( SOIC ) , JEDEC MS- 013 , 0.300"宽
24引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 011 , 0.600"宽
注1 :
在磁带和卷轴可用的设备也。通过附加后缀字母“X”的订货代码指定。
接线图
顶视图
2004仙童半导体公司
DS005994
www.fairchildsemi.com
CD4514BC CD4515BC
AC电气特性
符号
t
THL
, t
TLH
参数
转换时间
(注5 )
条件
民
典型值
100
50
40
550
225
150
400
150
100
125
50
38
175
50
38
150
5
7.5
最大
200
100
80
1100
450
300
800
300
200
250
100
75
350
100
75
pF
pF
ns
ns
ns
ns
ns
单位
所有的C型
L
=
50 pF的,T
A
=
25
°
C,T
r
=
t
f
=
20毫微秒,除非另有说明
V
DD
=
5V
V
DD
=
10V
V
DD
=
15V
t
PLH
, t
PHL
传播延迟时间
V
DD
=
5V
V
DD
=
10V
V
DD
=
15V
t
PLH
, t
PHL
禁止传播
延迟时间
t
SU
建立时间
V
DD
=
5V
V
DD
=
10V
V
DD
=
15V
V
DD
=
5V
V
DD
=
10V
V
DD
=
15V
t
WH
选通脉冲宽度
V
DD
=
5V
V
DD
=
10V
V
DD
=
15V
C
PD
C
IN
功率耗散电容
输入电容
每包(注6 )
任何输入(注7 )
注5 :
AC参数都保证了DC相关测试。
注6 :
C
PD
决定任何CMOS器件的空载交流电耗。有关完整说明,请参阅家族特征应用笔记,
AN-90.
注7 :
电容是由周期性检测保证。
www.fairchildsemi.com
4