DC电气特性
CD4046BC (注2)
符号
I
DD
参数
条件
b
40 C
a
25 C
a
85 C
单位
民
静态电流器件引脚5
e
V
DD
引脚14
e
V
DD
引脚3 9
e
V
SS
V
DD
e
5V
V
DD
e
10V
V
DD
e
15V
5脚
e
V
DD
引脚14
e
开放
引脚3 9
e
V
SS
V
DD
e
5V
V
DD
e
10V
V
DD
e
15V
V
OL
低电平输出电压V
DD
e
5V
V
DD
e
10V
V
DD
e
15V
高电平输出电压V
DD
e
5V
V
DD
e
10V
V
DD
e
15V
低电平输入电压
比较器和信号输入
高电平输入电压
比较器和信号输入
V
DD
e
5V V
O
e
0 5V或5V 4
V
DD
e
10V V
O
e
1V或9V
V
DD
e
15V V
O
e
1 5V或5V 13
V
DD
e
5V V
O
e
0 5V或5V 4
V
DD
e
10V V
O
e
1V或9V
V
DD
e
15V V
O
e
1 5V或5V 13
35
70
11 0
0 52
13
36
b
0 52
b
1 3
b
3 6
最大
民
典型值
最大
民
最大
20
40
80
0 005
0 01
0 015
20
40
80
150
300
600
mA
mA
mA
70
530
1500
0 05
0 05
0 05
4 95
9 95
14 95
15
30
40
35
70
11 0
0 44
11
30
b
0 44
b
1 1
b
3 0
b
0 3
5
20
50
0
0
0
4 95
9 95
14 95
5
10
15
2 25
45
6 25
2 75
55
8 25
0 88
2 25
88
b
0 88
b
2 25
b
8 8
55
410
1200
0 05
0 05
0 05
4 95
9 95
14 95
15
30
40
35
70
11 0
0 36
09
24
b
0 36
b
0 9
b
2 4
205
710
1800
0 05
0 05
0 05
mA
mA
mA
V
V
V
V
V
V
V
OH
V
IL
15
30
40
V
V
V
V
V
V
mA
mA
mA
mA
mA
mA
V
IH
I
OL
低电平输出电流V
DD
e
5V V
O
e
0 4V
(注4 )
V
DD
e
10V V
O
e
0 5V
V
DD
e
15V V
O
e
1 5V
高电平输出电流V
DD
e
5V V
O
e
4 6V
(注4 )
V
DD
e
10V V
O
e
9 5V
V
DD
e
15V V
O
e
13 5V
输入电流
所有的输入,除了信号输入
V
DD
e
15V V
IN
e
0V
V
DD
e
15V V
IN
e
15V
任何输入(注3 )
f
o
e
10千赫R1
e
1 MX
R2
e
%
VCO
IN
e
V
DD
2
V
DD
e
5V
V
DD
e
10V
V
DD
e
15V
I
OH
I
IN
b
10
b
5
b
0 3
b
1 0
03
10
b
5
03
75
10
mA
mA
pF
C
IN
P
T
输入电容
总功耗
0 07
06
24
mW
mW
mW
注1
''绝对最大额定值''是那些价值超过该设备的安全性不能得到保证,他们的目的不是意味着设备
应在这些限制“推荐工作条件' '和''电气特性'' '的表提供了条件,实际设备进行操作
手术
注2
V
SS
e
0V ,除非另有说明
注3
电容是由周期性检测保证
注4
I
OH
我
OL
在测试一个输出一次
3
CD4046BC微功耗锁相环
1987年10月
修订后的1999年1月
CD4046BC
微功耗锁相环
概述
该CD4046BC微锁相环(PLL), CON-
低功率,线性,压控振荡器的sists
(VCO) ,一个源极跟随器,一个齐纳二极管,和两个相
比较器。在两个相位比较器都有一个共同的
信号输入和一个共同的比较器的输入。信号
输入可以直接耦合于一个大的电压信号,或
电容耦合到所述自偏置放大器在显
纳尔输入为一个小的电压信号。
相位比较器I,一个异或门,提供了一种digi-
TAL误差信号(相位补偿,我出) ,并保持90 °
相移时的VCO中心频率。之间的信号
输入和比较器输入端(均为50%的占空比) ,它可
锁定到输入的信号的频率是接近har-
VCO的中心频率的monics 。
相位比较器II是边缘控制的数字存储器
网络。它提供了一个数字误差信号(相位补偿。二
出)和锁定信号(相位脉冲) ,以指示锁定
状态,并保持信号之间的0 °的相移
输入比较器的输入。
的线性压控振荡器(VCO)产生一个
输出信号( VCO的输出) ,其频率由下式确定
在VCO的电压
IN
输入,电容器和电阻
器连接到引脚C1
A
, C1
B
中,R1和R2。
VCO的源极跟随器输出
IN
(解调器输出)
使用具有10 kΩ或更多的外部电阻。
在禁止输入,高电平时,禁用和VCO
源极跟随器,以减少待机功耗。
齐纳二极管提供了一种用于电源的调节,如
有必要的。
特点
s
宽电源电压范围:
3.0V至18V
70
W
(典型值) ,在f
o
=
s
低动态功耗:
10千赫,V
DD
=
5V
s
低频率漂移:
perature
s
VCO频率: 1.3 MHz(典型值),在V
DD
=
10V
0.06 %/ ℃,在V
DD
=
10V与温
s
高VCO线性度: 1 % (典型值)。
应用
FM解调器和调制器
频率合成与乘法
频率歧视
数据同步和调理
电压 - 频率转换
音频解码
- FSK调制
电机速度控制
订购代码:
订单号
CD4046BCM
CD4046BCN
包装数
M16A
N16E
包装说明
16引脚小外形集成电路( SOIC ) , JEDEC MS- 012 , 0.150 “窄体
16引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 , 0.300 “宽
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
接线图
引脚分配SOIC和DIP
顶视图
1999仙童半导体公司
DS005968.prf
www.fairchildsemi.com
CD4046BC微功耗锁相环
1987年10月
修订后的2002年3月
CD4046BC
微功耗锁相环
概述
该CD4046BC微锁相环(PLL), CON-
低功率,线性,压控振荡器的sists
(VCO) ,一个源极跟随器,一个齐纳二极管,和两个相
比较器。在两个相位比较器都有一个共同的
信号输入和一个共同的比较器的输入。信号
输入可以直接耦合于一个大的电压信号,或
电容耦合到所述自偏置放大器在显
纳尔输入为一个小的电压信号。
相位比较器I,一个异或门,提供了一种digi-
TAL误差信号(相位补偿,我出) ,并保持90
°
相移时的VCO中心频率。之间的信号
输入和比较器输入端(均为50%的占空比) ,它可
锁定到输入的信号的频率是接近har-
VCO的中心频率的monics 。
相位比较器II是边缘控制的数字存储器
网络。它提供了一个数字误差信号(相位补偿。二
出)和锁定信号(相位脉冲) ,以指示锁定
状态,并保持0
°
信号之间的相移
输入比较器的输入。
的线性压控振荡器(VCO)产生一个
输出信号( VCO的输出) ,其频率由下式确定
在VCO的电压
IN
输入,电容器和电阻
器连接到引脚C1
A
, C1
B
中,R1和R2。
VCO的源极跟随器输出
IN
(解调器输出)
使用具有10 k的外部电阻
以上。
在禁止输入,高电平时,禁用和VCO
源极跟随器,以减少待机功耗。
齐纳二极管提供了一种用于电源的调节,如
有必要的。
特点
s
宽电源电压范围:
3.0V至18V
s
低动态功耗: 70
W(典型值)。
在f
o
=
10千赫,V
DD
=
5V
s
VCO频率: 1.3 MHz(典型值),在V
DD
=
10V
s
低频率漂移: 0.06 % /
°
C上V
DD
=
10V带
温度
s
高VCO线性度: 1 % (典型值)。
应用
FM解调器和调制器
频率合成与乘法
频率歧视
数据同步和调理
电压 - 频率转换
音频解码
- FSK调制
电机速度控制
订购代码:
订单号
CD4046BCM
CD4046BCN
包装数
M16A
N16E
包装说明
16引脚小外形集成电路( SOIC ) , JEDEC MS- 012 , 0.150 & QUOT ;窄
16引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 , 0.300 & QUOT ;宽
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
2002仙童半导体公司
DS005968
www.fairchildsemi.com