CBTL02042A ; CBTL02042B
3.3伏， 2个差分通道， 2： 1多路转换器/多路分解器
切换为第二代PCI Express
第1版 - 2011年3月10日
产品数据表
1.概述
CBTL02042A / B为2个差分通道， 2对1多路复用器/多路分解器开关用于PCI
Express第2代（第二代） ，以及其它高速串行接口的应用程序。该
CBTL02042A / B可切换两个差分信号的两个位置之一。采用独特的
设计技术，恩智浦已最小化开关，使得阻抗
衰减通过交换机观察到可忽略不计，并且也最小化了
所要求的通道至通道歪斜以及通道与通道之间的串扰
高速串行接口。 CBTL02042A / B允许扩大现有高速端口
极低的功耗。
该器件的引脚经过优化，以满足不同的应用布局。 CBTL02042A
在封装的相对输入和输出管脚，并且是适合于边缘
连接器（多个）与主板上不同的信号源。 CBTL02042B有输出
两侧的包，并且该装置可被放置在两个连接器之间，以
从控制器多路复用差分信号。请参阅
第8
对于布局
例子。
2.特点和好处科幻TS
2双向差分通道， 2： 1多路转换器/多路分解器
对于第二代PCIe 5 Gbit / s的高速信号切换
高带宽： 7 GHz的时
3
dB
低插入损耗：
0.5
分贝在100MHz
1.2
分贝2.5 GHz的
低对内偏移： 5 ps的典型
低对间偏斜： 35 ps的最大
低串扰：
30
分贝2.5 GHz的
低关断状态的隔离：
25
分贝2.5 GHz的
低回波损耗：
20
分贝2.5 GHz的
V
DD
经营范围： 3.3 V
±
10 %
控制端子（ XSD）为省电模式
待机电流小于1
μA
ESD容差：
8 kV的HBM
1千伏CDM
DHVQFN20包
恩智浦半导体
CBTL02042A ; CBTL02042B
3.3 V ，2个差分通道， 2 ： 1复用器/解复用器开关的第二代PCIe
3.应用
高速差分信号与低信号衰减路由
第二代PCIe
的DisplayPort 1.2
USB 3.0
SATA 6 Gbit / s的
4.订购信息
表1中。
订购信息
包
名字
CBTL02042ABQ
CBTL02042BBQ
DHVQFN20
DHVQFN20
描述
塑料双列直插兼容的热增强型非常薄四方扁平
包;没有线索; 20终端;机身2.5
×
4.5
×
0.85 mm
[1]
塑料双列直插兼容的热增强型非常薄四方扁平
包;没有线索; 20终端;机身2.5
×
4.5
×
0.85 mm
[1]
VERSION
SOT764-1
SOT764-1
类型编号
[1]
印刷电路板安装= 1.0毫米最大后总高度。
5.功能图
A0_P
A0_N
A1_P
A1_N
B0_P
B0_N
B1_P
B1_N
C0_P
C0_N
C1_P
C1_N
SEL
XSD
002aaf073
图1 。
CBTL02042A的功能框图; CBTL02042B
CBTL02042A_CBTL02042B
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2011保留所有权利。
产品数据表
第1版 - 2011年3月10日
2 16
恩智浦半导体
CBTL02042A ; CBTL02042B
3.3 V ，2个差分通道， 2 ： 1复用器/解复用器开关的第二代PCIe
6.管脚信息
6.1钢钉
CBTL02042A
20 GND
V
DD
1号航站楼
索引区
XSD
A0_P
A0_N
GND
V
DD
A1_P
A1_N
SEL
2
3
4
5
6
7
8
9
V
DD
10
GND 11
1号航站楼
索引区
19 B0_P
18 B0_N
17 B1_P
16 B1_N
15 C0_P
14 C0_N
13 C1_P
12 C1_N
A0_P
A0_N
C0_P
C0_N
A1_P
A1_N
C1_P
C1_N
2
3
4
5
6
7
8
9
GND 10
V
DD
11
CBTL02042B
GND
1
20 V
DD
19 XSD
18 B0_P
17 B0_N
16 V
DD
15 GND
14 B1_P
13 B1_N
12 SEL
1
002aaf761
002aaf762
透明的顶视图
透明的顶视图
一。 CBTL02042A
图2 。
对于DHVQFN20引脚配置
B 。 CBTL02042B
6.2引脚说明
表2中。
符号
A0_P
A0_N
A1_P
A1_N
B0_P
B0_N
B1_P
B1_N
C0_P
C0_N
C1_P
C1_N
SEL
引脚说明
针
CBTL02042A
3
4
7
8
19
18
17
16
15
14
13
12
9
CBTL02042B
2
3
6
7
18
17
14
13
4
5
8
9
12
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
CMOS
单端
输入
通道0 ，端口差分信号
输入/输出
通道1 ，端口差分信号
输入/输出
通道0 ， B口差分信号
输入/输出
通道1 ， B端口差分信号
输入/输出
通道0 ， C端口差分信号
输入/输出
通道1 ， C端口差分信号
输入/输出
操作模式选择
SEL =低：
B
SEL = HIGH ：一
C
TYPE
描述
CBTL02042A_CBTL02042B
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2011保留所有权利。
产品数据表
第1版 - 2011年3月10日
3 16
恩智浦半导体
CBTL02042A ; CBTL02042B
3.3 V ，2个差分通道， 2 ： 1复用器/解复用器开关的第二代PCIe
引脚说明
- 续
针
CBTL02042A
CBTL02042B
19
CMOS
单端
输入
关断引脚;应该是驱动
LOW或连接到V
SS
为
正常操作。当HIGH ，所有
路径被切断
（非导通的高阻抗
状态），并且供电电流
消耗最小化。
正电源电压，
3.3 V (± 10 %)
供应地
2
TYPE
描述
表2中。
符号
XSD
V
DD
GND
[1]
1, 6, 10
5, 11, 20,
中心垫
11, 16, 20
1, 10, 15,
中心垫
动力
动力
[1]
DHVQFN20包模具供应地同时连接到GND引脚和裸露中心垫。 GND引脚
和露出中心垫必须连接到电源地进行适当的设备操作。为
增强的热，电和板级性能，暴露的焊盘需要被焊接到
通过在黑板上，并通过董事会适当的热传导相应的散热垫板，
热通孔需要在印刷电路板被结合在热焊盘区域。
7.功能描述
请参阅
图1 “ CBTL02042A的功能图; CBTL02042B “ 。
7.1功能选择和关机功能
该CBTL02042A / B提供了关断功能可降低功耗，当
该应用程序是不活动的，但电源CBTL02042A / B被提供。该XSD销
（高电平有效）置于高阻抗状态（不导通），而所有通道
减少电流消耗，以接近零。当XSD引脚为低电平时，器件工作
正常。
表3中。
功能选择
X =不在乎。
XSD
高
低
低
SEL
X
低
高
功能
一，BN和CN引脚为高阻
一到Bn ，反之亦然
一个道道来，反之亦然
CBTL02042A_CBTL02042B
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2011保留所有权利。
产品数据表
第1版 - 2011年3月10日
4 16
恩智浦半导体
CBTL02042A ; CBTL02042B
3.3 V ，2个差分通道， 2 ： 1复用器/解复用器开关的第二代PCIe
8.应用设计信息
CBTL02042A
个eSATA
调节器
MINI CARD /
的mSATA
连接器
PCIE
调节器
CBTL02042A
个eSATA
调节器
个eSATA / USB 3.0
COMBO
连接器
USB 3.0
调节器
002aaf776
图3 。
使用CBTL02042A应用
USB 3.0
调节器
CBTL02042B
USB 3.0
连接器
USB 3.0
连接器
002aaf777
图4 。
使用CBTL02042B应用
CBTL02042A_CBTL02042B
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2011保留所有权利。
产品数据表
第1版 - 2011年3月10日
5 16
QQ：2880707522 复制
