CAV24C02 ， CAV24C04 ，
CAV24C08 ， CAV24C16
2 KB ， 4 KB ， 8 KB和16 KB
I
2
CMOS串行EEPROM
描述
该CAV24C02 / 04/ 08/16是2 KB， 4 KB ， 8 KB和16 KB
分别CMOS串行EEPROM器件内部的组织
8/16/32/64和分别的每16个字节128页。所有器件
同时支持标准（ 100 kHz）的以及快速（400 kHz）的余
2
C
协议。
数据被写入通过提供一个起始地址，然后加载1到16
连续的字节为一个页写缓冲，然后写入所有数据
非易失性存储器中的一个内部写周期。数据由读
提供起始地址，然后移出数据，同时串行
自动递增内部地址计数。
外部地址引脚使其能够处理多达八个
CAV24C02 ，四CAV24C04 ，二CAV24C08和一个CAV24C16
设备在同一总线上。
特点
http://onsemi.com
TSSOP8
后缀
CASE 948AL
SOIC8
后缀W
CASE 751BD
销刀豆网络gurations
SOIC （W）， TSSOP （Y）的
CAV24C__
16 / 08 / 04 / 02
NC / NC / NC / A
0
NC / NC / A
1
/ A
1
NC / A
2
/ A
2
/ A
2
V
SS
1
2
3
4
8
7
6
5
V
CC
WP
SCL
SDA
汽车温度级1级（-40° C至+ 125°C ）
支持标准和快速I
2
C协议
2.5 V至5.5 V电源电压范围
16字节页写缓冲
硬件写保护整个内存
CAV前缀为汽车和其他需要现场
和变更控制
施密特触发器和噪音抑制上我的过滤器
2
C总线输入
（ SCL和SDA ）
低功耗CMOS技术
百万编程/擦除周期
百年数据保留
这些器件是无铅，无卤素/无溴化阻燃剂和符合RoHS
柔顺
V
CC
（ TOP VIEW ）
引脚功能
引脚名称
A0, A1, A2
SDA
SCL
WP
V
CC
V
SS
NC
功能
器件地址输入
串行数据输入/输出
串行时钟输入
写保护输入
电源
地
无连接
SCL
A
2
, A
1
, A
0
WP
CAV24Cxx
SDA
订购信息
请参阅包装详细的订购和发货信息
尺寸部分本数据手册的第11页上。
V
SS
图1.功能符号
半导体元件工业有限责任公司， 2011
2011年4月
第1版
1
出版订单号：
CAV24C02/D
CAV24C02 ， CAV24C04 ， CAV24C08 ， CAV24C16
表1.绝对最大额定值
参数
储存温度
在相对于地面的任何引脚电压（注1 ）
评级
65
+150
0.5
为+6.5
单位
°C
V
强调超过最大额定值可能会损坏设备。最大额定值的压力额定值只。上面的功能操作
推荐工作条件是不是暗示。长时间暴露在高于推荐的工作条件下，会影响
器件的可靠性。
1.在输入端的电压，任何引脚电压过冲不应超过
1
V超过20纳秒。引脚的电压过冲
0
, A
1
, A
2
而WP不应超过V
CC
+ 1 V超过20纳秒，而在我的电压
2
C总线管脚， SCL和SDA ，不应超过绝对
最大额定值，不论V
CC
.
表2.可靠性的特点
（注2 ）
符号
N
结束
（注3）
T
DR
耐力
数据保留
参数
民
1,000,000
100
单位
编程/擦除周期
岁月
2.这些参数，并初步设计或过程的变化影响，根据相应的AEC -Q100标准的参数进行测试后，
和JEDEC测试方法。
3.页面模式，V
CC
= 5 V ，25°C 。
表3.直流工作特性
(V
CC
= 2.5 V至5.5 V ，T
A
=
40°C
至+ 125°C ，除非另有规定编）
符号
I
CCR
I
CCW
I
SB
I
L
V
IL
V
IH
V
OL
参数
读电流
写入电流
待机电流
I / O引脚漏
输入低电压
输入高电压
A
0
, A
1
, A
2
和WP
SCL和SDA
输出低电压
V
CC
> 2.5 V，I
OL
= 3毫安
测试条件
阅读中，f
SCL
= 400千赫
写，女
SCL
= 400千赫
所有的I / O引脚的GND或V
CC
在脚GND或V
CC
0.5
0.7× V
CC
0.7× V
CC
T
A
=
40°C
至+ 125°C
民
最大
1
2
5
2
0.3× V
CC
V
CC
+ 0.5
5.5
0.4
单位
mA
mA
mA
mA
V
V
V
V
表4.引脚的阻抗特性
(V
CC
= 2.5 V至5.5 V ，T
A
=
40°C
至+ 125°C ，除非另有规定编）
符号
C
IN
（注4 ）
I
WP
（注5 ）
参数
SDA引脚电容
其它引脚
WP输入电流
V
IN
＆ LT ; V
IH
, V
CC
= 5.5 V
V
IN
＆ LT ; V
IH
, V
CC
= 3.6 V
V
IN
＆ LT ; V
IH
, V
CC
= 2.5 V
V
IN
＆ GT ; V
IH
I
A
（注5 ）
地址输入电流
(A0, A1, A2)
产品版本
V
IN
＆ LT ; V
IH
, V
CC
= 5.5 V
V
IN
＆ LT ; V
IH
, V
CC
= 3.6 V
V
IN
＆ LT ; V
IH
, V
CC
= 2.5 V
V
IN
＆ GT ; V
IH
条件
V
IN
= 0 V ， F = 1.0兆赫，V
CC
= 5.0 V
最大
8
6
130
120
80
2
50
35
25
2
mA
单位
pF
pF
mA
4.这些参数，并初步设计或过程的变化影响，根据相应的AEC -Q100标准的参数进行测试后，
和JEDEC测试方法。
5.如果没有驱动，在WP ， A0 ， A1和A2引脚拉低到GND内部。为了提高抗噪声能力，内部上拉下来比较
强;因此，在外部驱动器必须能够提供下拉试图驱动输入高电平时的电流。为了节省电能，
随着输入电平超过了CMOS输入缓冲器的跳闸点（ 0.5× V
CC
） ，强下拉恢复到一个微弱的电流源。
http://onsemi.com
2
CAV24C02 ， CAV24C04 ， CAV24C08 ， CAV24C16
表5.交流特性
（注6 ）， （Ⅴ
CC
= 2.5 V至5.5 V ，T
A
=
40°C
至+ 125°C ，除非另有规定编）
标准
符号
F
SCL
t
高清： STA
t
低
t
高
t
SU ： STA
t
高清： DAT
t
苏： DAT
t
R
t
F
（注6 ）
t
苏： STO
t
BUF
t
AA
t
DH
T
i
（注6 ）
t
苏： WP
t
高清： WP
t
WR
t
PU
（注7,8）
6.
7.
8.
时钟频率
START条件保持时间
SCL时钟的低电平时间
高周期SCL时钟
启动条件建立时间
数据保持时间
数据建立时间
SDA和SCL上升时间
SDA和SCL下降时间
停止条件的建立时间
停止和启动之间的总线空闲时间
SCL低到数据输出有效
数据输出保持时间
脉冲噪音过滤在SCL和SDA输入
WP建立时间
WP保持时间
写周期时间
上电就绪模式
0
2.5
5
1
100
100
0
2.5
5
1
4
4.7
3.5
100
100
4
4.7
4
4.7
0
250
1000
300
0.6
1.3
0.9
参数
民
最大
100
0.6
1.3
0.6
0.6
0
100
300
300
民
快
最大
400
单位
千赫
ms
ms
ms
ms
ms
ns
ns
ns
ms
ms
ms
ns
ns
ms
ms
ms
ms
根据“AC测试条件”表中的测试条件。
最初的设计或工艺变更会影响该参数后进行测试。
t
PU
是时间V之间的延迟
CC
稳定，设备已准备好接受命令。
表6.交流测试条件
输入驱动电平
输入上升和下降时间
输入参考电平
输出参考电平
输出测试负载
0.2× V
CC
以0.8× V
CC
v
50纳秒
0.3× V
CC
， 0.7× V
CC
0.5× V
CC
电流源I
OL
= 3毫安;
L
= 100 pF的
http://onsemi.com
3
CAV24C02 ， CAV24C04 ， CAV24C08 ， CAV24C16
上电复位（ POR ）
每个CAV24Cxx *集成了上电复位（ POR ）
电路，它保护内部逻辑对供电
在错误的状态。
一个CAV24Cxx装置将启动进入待机模式
经过V
CC
超过POR触发水平和意志力
成复位模式时， V
CC
降到低于POR
触发电平。这种双向电复位功能保护
下面一个临时设备对“欠压”故障
失电。
*为了共同的特点，在CAV24C02 / 04/ 08/16将
称为CAV24Cxx 。
引脚说明
SCL ：
串行时钟输入引脚接受串行时钟
由主机产生。
SDA ：
串行数据I / O引脚接收输入数据和
发送存储在EEPROM中的数据。在发射模式下，该引脚
为漏极开路。获取上的正边沿数据，和是
发表在SCL的下降沿。
A0，A1和A2：
地址输入设置设备地址
级联多个器件时。如果没有驱动，这些
引脚内部拉低。
WP ：
写保护输入引脚禁止所有的写
操作，当拉高。如果没有驱动，该引脚为
拉低内部。
功能说明
该CAV24Cxx支持内部集成电路
2
C）总线的数据传输协议，它定义了一个设备
(I
将数据发送到总线上的一个发送器和一个设备
接收数据作为接收器。数据流是由一个控制
主设备产生串行时钟和所有
起始和停止条件。该CAV24Cxx充当
从设备。 Master和Slave作为候补要么
发送器或接收器。
在我
2
C总线由两个'线'， SCL和SDA 。该
两根线被连接到V
CC
通过拉电源
电阻器。 Master和Slave设备连接到2线
I
2
C总线协议
通过各自的SCL和SDA引脚总线。发射
器件拉低SDA线，以'发射' ，'0'和
它发布到'发射' '1' 。
当公交车是不是数据传输，可以只启动
忙（见AC特性） 。
在数据传输期间， SDA线必须保持稳定
在SCL线为高。 SDA的过渡，而且SCL是
高将被视为启动或停止条件
（图2） 。起始条件之前的所有命令。它
由高到低的SDA过渡而SCL
为HIGH 。在开始充当一个'唤醒'呼吁所有
接收器。不存在一个起始，一个从不会回应
命令。停止条件完成的所有命令。
它由低到高的SDA过渡而SCL
为高。
设备寻址
法师通过创建一个启动启动数据传输
条件的总线上。然后，主播放8位
串行从机地址。对于正常的读/写操作时，
前4位的从机地址是固定的，在1010 （AH ） 。该
接下来的3个比特被用作可编程地址位时
级联多个器件和/或作为内部地址位。
从地址， R / W的最后一位，指定是否
读（1）或写（0）的操作将被执行。 3
地址空间扩充位被分配，如图
图3.
2
, A
1
AND A
0
必须在外部的状态相匹配
地址引脚，和一个
10
, a
9
AND A
8
是内部地址位。
应答
处理从站地址后，从机响应
有一个确认（ ACK）通过拉低SDA线
在第9个时钟周期（图4） 。从机也将
确认地址字节，每个字节的数据呈现
在写模式。在阅读模式下，从移出一个数据字节，
然后释放9中SDA线
th
时钟周期。如
只要法师承认的数据，从机将
继续传输。法师被终止会话
不承认通过最后一个数据字节（ NOACK ）和
发出一个停止条件。总线时序示于
图5中。
http://onsemi.com
4
CAV24C02 ， CAV24C04 ， CAV24C08 ， CAV24C16
SCL
SDA
开始
条件
停止
条件
图2.启动/停止计时
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
A
2
A
2
A
2
a
10
A
1
A
1
a
9
a
9
A
0
a
8
a
8
a
8
读/写
读/写
读/写
读/写
CAV24C02
CAV24C04
CAV24C08
CAV24C16
图3.从地址位
总线释放延迟（发送器）
从SCL
主
数据输出
来自发射机
1
8
9
总线释放延迟
（接收器）
数据输出
来自接收机
开始
ACK DELAY （ V吨
AA
)
ACK SETUP （重量吨
苏： DAT
)
图4.确认时间
t
F
t
低
SCL
t
SU ： STA
SDA IN
t
AA
SDA OUT
t
DH
t
BUF
t
高清： SDA
t
高清： DAT
t
苏： DAT
t
苏： STO
t
高
t
低
t
R
图5.总线时序
http://onsemi.com
5
QQ：2881677436 复制
