CAT24C32
特点
32 KB I
2
CMOS串行EEPROM
设备描述
该CAT24C32是一个32 KB的CMOS串行EEPROM
设备内部组织为128页，每页32字节
每一个。
它具有一个32字节页写缓冲和支撑
两个标准（ 100千赫）以及快速（400 kHz）的
I
2
C协议。
外部地址引脚使其能够支持到
在同一总线上8 CAT24C32设备。
■
支持标准和快速I
2
C协议
■
1.8 V至5.5 V电源电压范围
■
32字节页写缓冲
■
硬件写保护整个内存
■
施密特触发器和噪声抑制滤波器
关于我
2
C总线输入（ SCL和SDA ） 。
■
低功耗CMOS技术
■
百万编程/擦除周期
■
百年数据保留
■
工业温度范围
■
符合RoHS标准的8引脚PDIP ， SOIC ， TSSOP和
TDFN封装
有关订购信息，请参见第15页。
引脚配置
PDIP （ L）
SOIC （W）的
TSSOP （ Y）
TDFN （ ZD2 ， VP2 ）
A0
A1
A2
VSS
1
2
3
4
8
7
6
5
VCC
WP
SCL
SDA
功能符号
VCC
SCL
A2, A1, A0
WP
CAT24C32
SDA
对于引脚1的位置，请咨询
相应的包图。
引脚功能
A
0
, A
1
, A
2
SDA
SCL
WP
V
CC
V
SS
设备地址
串行数据
串行时钟
写保护
电源
地
VSS
*绿色&金印identi音响ES符合RoHS的封装，采用镍钯金
预镀敷的引线框架。
2007 Catalyst半导体公司
特性如有变更，恕不另行通知
1
文档。 1101 ，版本号摹
CAT24C32
绝对最大额定值
(1)
储存温度
电压的任何引脚对地
(2)
可靠性的特点
(3)
符号
N
END(4)
T
DR
参数
耐力
数据保留
民
1,000,000
100
单位
编程/擦除周期
岁月
-65 ° C至+ 150°C
-0.5 V至6.5 V
直流工作特性
V
CC
= 1.8 V至5.5 V ，T
A
= -40 ° C至85°C ，除非另有规定ED 。
符号
I
CCR
I
CCW
I
SB
I
L
V
IL
V
IH
V
OL1
V
OL2
参数
读电流
写入电流
待机电流
I / O引脚漏
输入低电压
输入高电压
输出低电压
输出低电压
V
CC
≥
2.5 V，I
OL
= 3.0毫安
V
CC
< 2.5 V，I
OL
= 1.0毫安
测试条件
阅读中，f
SCL
= 400千赫
写，女
SCL
= 400千赫
所有的I / O引脚的GND或V
CC
在脚GND或V
CC
-0.5
民
最大
1
1
1
1
V
CC
x 0.3
单位
mA
mA
μA
μA
V
V
V
V
V
CC
×0.7 V
CC
+ 0.5
0.4
0.2
PIN阻抗特性
V
CC
= 1.8 V至5.5 V ，T
A
= -40 ° C至85°C ，除非另有规定ED 。
符号
C
IN(3)
C
IN(3)
I
WP(5)
参数
SDA I / O引脚电容
输入电容（其他引脚）
WP输入电流
条件
V
IN
= 0 V
V
IN
= 0 V
V
IN
＆ LT ; V
IH
V
IN
＆ GT ; V
IH
注意：
（ 1 ）强调上述“绝对最大额定值”，可能对器件造成永久性损坏。这些压力额定值只，
并且该设备在这些或那些在本规范的业务部门所列出的之外的任何其他条件的功能操作
是不是暗示。暴露于任何绝对最大额定值长时间会影响器件的性能和可靠性。
（ 2 ）在任何引脚的直流输入电压不应低于V低于-0.5 V或更高
CC
+ 0.5V的转换过程中，在任何引脚上的电压可能会
下冲，以不低于-1.5伏或过冲，以不高于V更
CC
+ 1.5伏，对于小于20毫微秒周期。
（ 3 ）这些参数，并初步设计或过程的变化影响，根据相应的AEC -Q100标准的参数进行测试后，
和JEDEC测试方法。
（4）页模式，V
CC
= 5 V ，25°C
（ 5 ）如果没有驱动， WP引脚被拉低到GND内部。为了提高抗噪声能力，内部上拉下来是比较强的;
因此，在外部驱动器必须能够提供下拉试图驱动输入高电平时的电流。为了节省电能，如
输入电平超过了CMOS输入缓冲器（ 0.5× Ⅴ的跳变点
CC
） ，强下拉恢复到一个微弱的电流源。
最大
8
6
100
1
单位
pF
pF
μA
文档。 1101 ，版本号摹
2
2007 Catalyst半导体公司
特性如有变更，恕不另行通知
CAT24C32
交流特性
(1)
V
CC
= 1.8 V至5.5 V ，T
A
= -40 ° C至85°C 。
标准
符号
F
SCL
t
高清： STA
t
低
t
高
t
SU ： STA
t
高清： DAT
t
苏： DAT
t
R
t
F(2)
t
苏： STO
t
BUF
t
AA
t
DH
T
i(2)
t
苏： WP
t
高清： WP
t
WR
t
聚氨酯（2， 3）
注意：
（1）根据“交流测试条件测试条件“表中。
（ 2 ）测试，并初步设计或过程的变化会影响这个参数后。
(3) t
PU
是时间V之间的延迟
CC
稳定，设备已准备好接受命令。
快
民
0.6
1.3
0.6
0.6
0
100
最大
400
单位
千赫
μs
μs
μs
μs
μs
ns
300
300
0.6
1.3
ns
ns
μs
μs
0.9
100
100
0
2.5
μs
ns
ns
μs
μs
5
1
ms
ms
参数
时钟频率
START条件保持时间
SCL时钟的低电平时间
高周期SCL时钟
启动条件建立时间
数据保持时间
数据建立时间
SDA和SCL上升时间
SDA和SCL下降时间
停止条件的建立时间
停止和启动之间的总线空闲时间
SCL低到数据输出有效
数据输出保持时间
脉冲噪音过滤在SCL和SDA输入
WP建立时间
WP保持时间
写周期时间
上电就绪模式
民
4
4.7
4
4.7
0
250
最大
100
1000
300
4
4.7
3.5
100
100
0
2.5
5
1
交流测试条件
输入电平
输入上升和下降时间
输入参考电平
输出参考电平
输出负载
0.2× V
CC
以0.8× V
CC
≤
50纳秒
0.3× V
CC
， 0.7× V
CC
0.5× V
CC
电流源：我
OL
= 3 MA（ V
CC
≥
2.5 V ） ;我
OL
= 1 MA（ V
CC
< 2.5V） ;
L
= 100 pF的
2007 Catalyst半导体公司
特性如有变更，恕不另行通知
3
DOC 1101号，第摹
CAT24C32
上电复位（ POR ）
每个CAT24C32集成上电复位（ POR ）
电路，它保护内部逻辑对供电
在错误的状态。该装置将启动成
V后，待机模式
CC
超过POR触发电平
并会断电进入复位模式时， V
CC
滴剂
下面的POR触发电平。这种双向POR
行为防止“欠压”故障的设备
以下电源暂时丧失。
功能说明
该CAT24C32支持内部集成电路
(I
2
C）总线协议。该协议依赖于使用的一
主设备，它提供了时钟，并指示总线
它执行请求的TRAF连接c和从站设备。该
CAT24C32工作作为从设备。这两种硕士
并且从可发送或接收，但只有主
可以分配这些角色。
I
2
C总线协议
2线我
2
C总线由两条线组成， SCL和SDA ，
连接至V
CC
通过上拉电阻供电。该
主提供时钟SCL线，要不就是
主或从设备驱动SDA线。 A' 0 '发送
通过让它保持在高位拉一条线LOW和“1” 。
当公交车是不是数据传输，可以只启动
忙（见交流特性） 。在数据传输过程，
SDA必须保持稳定，而SCL为高电平。
START / STOP条件
SDA的过渡，而且SCL为高电平创建一个启动
或停止状态（图1 ） 。 START（开始）由一个
高到低的SDA过渡，而SCL为高电平。缺席
开始时，从不会响应法师。该
停止完成的所有命令，并包含一个低
以高SDA过渡，而SCL为高电平。
设备寻址
法师通过创建一个起始地址从机
条件，然后播放一个8位的从机地址。
对于CAT24C32 ，该网络首先四位从站地址
被设定为1010（阿） ;接下来的三个位，A
2
, A
1
AND A
0
,
必须将类似的命名输入的逻辑状态相匹配
销。在R / W位告诉从机是否大师
R/
W
拟读（1）或写（0）的数据（图2） 。
应答
9时
th
时钟周期之后发送到每个字节
公交车，发射器释放SDA线，从而允许
荷兰国际集团的接收器进行响应。接收机然后可以
确认（ ACK ），通过拉低SDA ，或不
确认（诺亚克）通过让SDA保持较高水平（图
3）。总线时序图示于图4 。
引脚说明
SCL ：
串行时钟输入引脚接收的时钟信号
由主机产生。
SDA ：
串行数据I / O引脚接受输入数据和
提供输出数据。在发射模式下，该引脚为开
沥干。获取上的正边沿数据，和是
发表在SCL的下降沿。
A
0
, A
1
AND A
2
:
地址输入设置设备AD-
必须通过相应的从站相匹配的衣服
地址位。地址输入硬连线HIGH
或将要使用低允许多达八个设备
（级联）在同一总线上。当左浮动，这些
引脚内部拉低。
WP ：
当拉高，写保护输入引脚
禁止所有的写操作。当左浮动，该引脚
被拉低内部。
文档。 1101 ，版本号摹
4
2007 Catalyst半导体公司
特性如有变更，恕不另行通知
QQ：2881677436 复制
