CAT24C03 ， CAT24C05
2 - KB和4 KB I
2
系列
EEPROM与部分阵列
写保护
描述
该CAT24C03 / 05是一款2 - KB / 4 KB的CMOS串行EEPROM器件
内部组织为16/32页，每页16字节，共计
256x8 / 512x8位。这些器件支持标准（ 100 kHz）作为
以及快速（ 400 kHz）的我
2
C协议。
数据被写入通过提供一个起始地址，然后加载1到16
连续的字节为一个页写缓冲，然后写入所有数据
非易失性存储器中的一个内部写周期。数据由读
提供起始地址，然后移出数据，同时串行
自动递增内部地址计数。
写操作可以被禁止用于内存上半
服用WP引脚为高电平。
外部地址引脚使其能够处理多达八个
CAT24C03或在同一总线上4 CAT24C05设备。
特点
http://onsemi.com
PDIP8
L结尾
CASE 646AA
TSOT23
TD后缀
CASE 419AE
SOIC8
后缀W
CASE 751BD
TSSOP8
后缀
CASE 948AL
TDFN8
VP2后缀
CASE 511AK
支持标准和快速
协议
1.8 V至5.5 V电源电压范围
16字节页写缓冲
硬件写保护的内存的上半
施密特触发器和噪音抑制上我的过滤器
2
C总线输入
（ SCL和SDA ）
低功耗CMOS技术
百万编程/擦除周期
百年数据保留
工业温度范围
这些器件是无铅，无卤素/无溴化阻燃剂和符合RoHS
柔顺
V
CC
I
2
C
销刀豆网络gurations
TSOT -23 （ TD ）
SCL
V
SS
SDA
1
2
3
4
V
CC
5
WP
PDIP （L） ，SOIC （W）
TSSOP （ Y） ， TDFN （ VP2 ）
CAT24C05/03
NC / A
0
A
1
/A
1
A
2
/A
2
V
SS
1
2
3
4
8
7
6
5
V
CC
WP
SCL
SDA
（俯视图）
引脚功能
SCL
A
2
, A
1
, A
0
WP
CAT24C03
CAT24C05
SDA
引脚名称
A0, A1, A2
SDA
SCL
WP
V
CC
V
SS
V
SS
NC
功能
器件地址输入
串行数据输入/输出
串行时钟输入
写保护输入
电源
地
无连接
图1.功能符号
订购信息
请参阅包装详细的订购和发货信息
尺寸部分本数据手册的第14页上。
半导体元件工业有限责任公司， 2009年
2009年8月
第3版
1
出版订单号：
CAT24C03/D
CAT24C03 ， CAT24C05
表1.绝对最大额定值
参数
储存温度
在相对于地面的任何引脚电压（注1 ）
评级
65
+150
0.5
为+6.5
单位
°C
V
强调超过最大额定值可能会损坏设备。最大额定值的压力额定值只。上面的功能操作
推荐工作条件是不是暗示。长时间暴露在高于推荐的工作条件下，会影响
器件的可靠性。
1.在任何引脚的直流输入电压应不低于
0.5
伏或高于V
CC
+ 0.5V的转换过程中，在任何引脚上的电压可能会
下冲，以不低于
1.5
V或超调量不超过V更
CC
+ 1.5伏，对于小于20毫微秒周期。
表2.可靠性的特点
（注2 ）
符号
N
结束
（注3）
T
DR
耐力
数据保留
参数
民
1,000,000
100
单位
编程/擦除周期
岁月
2.这些参数，并初步设计或过程的变化影响，根据相应的AEC -Q100标准的参数进行测试后，
和JEDEC测试方法。
3.页面模式，V
CC
= 5 V ，25°C 。
表3.直流工作特性
(V
CC
= 1.8 V至5.5 V ，T
A
=
40°C
至+ 85°C ，除非另有规定编）
符号
I
CCR
I
CCW
I
SB
I
L
V
IL
V
IH
V
OL1
V
OL2
参数
读电流
写入电流
待机电流
I / O引脚漏
输入低电压
输入高电压
输出低电压
输出低电压
V
CC
≥
2.5 V，I
OL
= 3毫安
V
CC
< 2.5 V，I
OL
= 1毫安
测试条件
阅读中，f
SCL
= 400千赫
写，女
SCL
= 400千赫
所有的I / O引脚的GND或V
CC
在脚GND或V
CC
0.5
V
CC
x 0.7
民
最大
1
1
1
1
V
CC
x 0.3
V
CC
+ 0.5
0.4
0.2
单位
mA
mA
mA
mA
V
V
V
V
http://onsemi.com
2
CAT24C03 ， CAT24C05
表4.引脚的阻抗特性
(V
CC
= 1.8 V至5.5 V ，T
A
=
40°C
至+ 85°C ，除非另有规定编）
符号
C
IN
（注4 ）
I
WP
（注5 ）
参数
SDA I / O引脚电容
输入电容（其他引脚）
WP输入电流
条件
V
IN
= 0 V
V
IN
= 0 V
V
IN
＆ LT ; V
IH
, V
CC
= 5.5 V
V
IN
＆ LT ; V
IH
, V
CC
= 3.3 V
V
IN
＆ LT ; V
IH
, V
CC
= 1.8 V
V
IN
＆ GT ; V
IH
最大
8
6
200
150
100
1
单位
pF
pF
mA
4.这些参数，并初步设计或过程的变化影响，根据相应的AEC -Q100标准的参数进行测试后，
和JEDEC测试方法。
5.如果没有驱动， WP引脚被拉低到GND内部。为了提高抗噪声能力，内部上拉下来是比较强的;
因此，在外部驱动器必须能够提供下拉试图驱动输入高电平时的电流。为了节省电能，如
输入电平超过了CMOS输入缓冲器（ 0.5× Ⅴ的跳变点
CC
） ，强下拉恢复到一个微弱的电流源。
表5.交流特性
（注6 ）， （Ⅴ
CC
= 1.8 V至5.5 V ，T
A
=
40°C
至+ 85°C ，除非另有规定编）
标准
符号
F
SCL
t
高清： STA
t
低
t
高
t
SU ： STA
t
高清： DAT
t
苏： DAT
t
R
t
F
（注7 ）
t
苏： STO
t
BUF
t
AA
t
DH
T
i
（注7 ）
t
苏： WP
t
高清： WP
t
WR
t
PU
（注7,8）
时钟频率
START条件保持时间
SCL时钟的低电平时间
高周期SCL时钟
启动条件建立时间
数据保持时间
数据建立时间
SDA和SCL上升时间
SDA和SCL下降时间
停止条件的建立时间
停止和启动之间的总线空闲时间
SCL低到数据输出有效
数据输出保持时间
脉冲噪音过滤在SCL和SDA输入
WP建立时间
WP保持时间
写周期时间
上电就绪模式
0
2.5
5
1
100
100
0
2.5
5
1
4
4.7
3.5
100
100
4
4.7
4
4.7
0
250
1000
300
0.6
1.3
0.9
参数
民
最大
100
0.6
1.3
0.6
0.6
0
100
300
300
民
快
最大
400
单位
千赫
ms
ms
ms
ms
ms
ns
ns
ns
ms
ms
ms
ns
ns
ms
ms
ms
ms
据“交流6.测试条件测试条件“表中。
7.测试和初步设计或过程的变化会影响这个参数后。
8. t
PU
是时间V之间的延迟
CC
稳定，设备已准备好接受命令。
表6.交流测试条件
输入电平
输入上升和下降时间
输入参考电平
输出参考电平
输出负载
0.2× V
CC
以0.8× V
CC
v
50纳秒
0.3× V
CC
， 0.7× V
CC
0.5× V
CC
电流源：我
OL
= 3 MA（ V
CC
w
2.5 V ） ;我
OL
= 1 MA（ V
CC
< 2.5V） ;
L
= 100 pF的
http://onsemi.com
3
CAT24C03 ， CAT24C05
上电复位（ POR ）
该CAT24C03 / 05集成了上电复位（ POR ）
电路，它保护内部逻辑对供电
在错误的状态。
该CAT24C03 / 05器件将启动进入待机
经过模式v
CC
超过POR触发水平，并将
掉电进入复位模式时， V
CC
降到低于
POR触发电平。这种双向电复位功能保护
反对“欠压”故障下一个设备
动力暂时消失。
引脚说明
SCL ：
串行时钟输入引脚接受串行时钟
由主机产生。
SDA ：
串行数据I / O引脚接收输入数据和
发送存储在EEPROM中的数据。在发射模式下，该引脚
为漏极开路。获取上的正边沿数据，和是
发表在SCL的下降沿。
A0，A1和A2：
地址输入设置设备地址
级联多个器件时。如果没有驱动，这些
引脚内部拉低。
WP ：
写保护输入引脚禁止写
操作的内存上半部分，当拉高。
如果没有驱动，该引脚被拉低内部。
功能说明
该CAT24C03 / 05支持内部集成电路
2
C）总线的数据传输协议，它定义了一个设备
(I
将数据发送到总线上的一个发送器和一个设备
接收数据作为接收器。数据流是由一个控制
主设备产生串行时钟和所有
起始和停止条件。该CAT24C03 / 05充当
从设备。 Master和Slave作为候补要么
发送器或接收器。
I
2
C总线协议
器件拉低SDA线，以'发射' ，'0'和
它发布到'发射' '1' 。
当公交车是不是数据传输，可以只启动
忙（见交流特性） 。
在数据传输期间， SDA线必须保持稳定
在SCL线为高。 SDA的过渡，而且SCL是
高将被视为启动或停止条件
（图2） 。起始条件之前的所有命令。它
由高到低的SDA过渡而SCL
为HIGH 。在开始充当一个'唤醒'呼吁所有
接收器。不存在一个起始，一个从不会回应
命令。停止条件完成的所有命令。
它由低到高的SDA过渡而SCL
为高。
设备寻址
法师通过创建一个启动启动数据传输
条件的总线上。然后，主播放8位
串行从机地址。对于正常的读/写操作时，
前4位的从机地址是固定的，在1010 （AH ） 。该
接下来的3个比特被用作可编程地址位时
级联多个器件和/或作为内部地址位。
从地址， R / W的最后一位，指定是否
读（1）或写（0）的操作将被执行。 3
地址空间扩充位被分配，如图
图3.
2
, A
1
AND A
0
必须在外部的状态相匹配
地址引脚，和一个
8
（ CAT24C05 ）是内部地址位。
应答
在我
2
C总线由两个'线'， SCL和SDA 。该
两根线被连接到V
CC
通过拉电源
电阻器。 Master和Slave设备连接到2线
通过各自的SCL和SDA引脚总线。发射
处理从站地址后，从机响应
有一个确认（ ACK）通过拉低SDA线
在第9个时钟周期（图4） 。从机也将
确认地址字节，每个字节的数据呈现
在写模式。在阅读模式下，从移出一个数据字节，
然后释放9中SDA线
th
时钟周期。如
只要法师承认的数据，从机将
继续传输。法师被终止会话
不承认通过最后一个数据字节（ NOACK ）和
发出一个停止条件。总线时序示于
图5中。
http://onsemi.com
4
CAT24C03/05
特点
2 - KB和4 KB I
2
串行EEPROM部分阵列写保护
设备描述
该CAT24C03 / CAT24C05有2 KB / 4 KB的CMOS串行
EEPROM器件内部组织为16/32页
每16个字节，总共256x8 / 512x8位。这些
设备支持标准（ 100kHz时），以及快速
（ 400kHz的）I
2
C协议。
数据被写入通过提供一个起始地址，然后
装载1至16连续字节为一个页写
缓冲液中，然后在写入所有数据到非易失性存储器
在一个内部写周期。数据是通过提供一个读
起始地址，然后移出数据，同时串行
自动递增内部地址计数。
写操作可以被禁止的内存上半
通过采取WP引脚为高电平。
外部地址引脚使其能够解决
关于多达八个CAT24C03或4 CAT24C05设备
同一总线上。
■
支持标准和快速I
2
C协议
■
1.8 V至5.5 V电源电压范围
■
16字节页写缓冲
■
硬件写保护对于上半
内存
■
施密特触发器和噪声抑制滤波器
关于我
2
C总线输入（ SCL和SDA ） 。
■
低功耗CMOS技术
■
百万编程/擦除周期
■
百年数据保留
■
工业温度范围
■
符合RoHS标准的8引脚PDIP ， SOIC和TSSOP ，
8 ，垫TDFN和5引脚TSOT- 23封装。
有关订购信息，请参见第17页。
引脚配置
PDIP （ L）
SOIC （W）的
TSSOP （ Y）
TDFN （ VP2 ）
CAT24C05 / 03
NC / A0
A1 / A1
A2 / A2
VSS
1
2
3
4
8
7
6
5
VCC
WP
SCL
SDA
SCL
VSS
SDA
1
2
3
4
VCC
5
WP
功能符号
VCC
TSOT -23 （ TD ）
SCL
A2, A1, A0
WP
CAT24C03
CAT24C05
SDA
对于引脚1的位置，请咨询相应的包图。
引脚功能
A
0
, A
1
, A
2
SDA
SCL
WP
V
CC
V
SS
NC
器件地址输入
串行数据输入/输出
串行时钟输入
写保护输入
电源
地
无连接
*催化剂承载我
2
在从飞利浦公司授权C协议。
VSS
2006 Catalyst半导体公司
特性如有变更，恕不另行通知
1
文档。 1116号，版本B
CAT24C03/05
绝对最大额定值
(1)
储存温度
电压的任何引脚对地
(2)
可靠性的特点
(3)
符号
N
END(4)
T
DR
参数
耐力
数据保留
民
1,000,000
100
单位
编程/擦除周期
岁月
-65 ° C至+ 150°C
-0.5 V至6.5 V
直流工作特性
V
CC
= 1.8 V至5.5 V ，T
A
= -40 ° C至85°C ，除非另有规定ED 。
符号
I
CCR
I
CCW
I
SB
I
L
V
IL
V
IH
V
OL1
V
OL2
参数
读电流
写入电流
待机电流
I / O引脚漏
输入低电压
输入高电压
输出低电压
输出低电压
V
CC
≥
2.5 V，I
OL
= 3.0毫安
V
CC
< 2.5 V，I
OL
= 1.0毫安
测试条件
阅读中，f
SCL
= 400千赫
写，女
SCL
= 400千赫
所有的I / O引脚的GND或V
CC
在脚GND或V
CC
-0.5
民
最大
1
1
1
1
V
CC
x 0.3
单位
mA
mA
μA
μA
V
V
V
V
V
CC
×0.7 V
CC
+ 0.5
0.4
0.2
PIN阻抗特性
V
CC
= 1.8 V至5.5 V ，T
A
= -40 ° C至85°C ，除非另有规定ED 。
符号
C
IN(3)
C
IN(3)
I
WP(5)
参数
SDA I / O引脚电容
输入电容（其他引脚）
WP输入电流
条件
V
IN
= 0 V
V
IN
= 0 V
V
IN
＆ LT ; V
IH ，
V
CC
= 5.5 V
V
IN
＆ LT ; V
IH ，
V
CC
= 3.3 V
V
IN
＆ LT ; V
IH ，
V
CC
= 1.8 V
V
IN
＆ GT ; V
IH
注意：
（ 1 ）强调上述“绝对最大额定值”，可能对器件造成永久性损坏。这些压力额定值
只和功能在这些或那些在此试样的操作部分中列出的以外的任何其他条件的装置的操作
科幻阳离子是不是暗示。暴露于任何绝对最大额定值长时间会影响器件的性能和可靠性。
（ 2 ）在任何引脚的直流输入电压不应低于V低于-0.5 V或更高
CC
+ 0.5V的转换过程中，在任何引脚上的电压可能会
下冲，以不低于-1.5伏或过冲，以不高于V更
CC
+ 1.5伏，对于小于20毫微秒周期。
（ 3 ）这些参数，并初步设计或过程的变化影响，根据相应的AEC -Q100标准的参数进行测试后，
和JEDEC测试方法。
（4）页模式，V
CC
= 5 V ，25°C
（ 5 ）如果没有驱动， WP引脚被拉低到GND内部。为了提高抗噪声能力，内部上拉下来是比较强的;
因此，在外部驱动器必须能够提供下拉试图驱动输入高电平时的电流。为了节省电能，
随着输入电平超过了CMOS输入缓冲器的跳闸点（ 0.5× V
CC
） ，强下拉恢复到一个微弱的电流源。
2006 Catalyst半导体公司
特性如有变更，恕不另行通知
最大
8
6
200
150
100
1
单位
pF
pF
μA
文档。 1116号，版本B
2
CAT24C03/05
交流特性
(1)
V
CC
= 1.8 V至5.5 V ，T
A
= -40 ° C至85°C 。
标准
符号
F
SCL
t
高清： STA
t
低
t
高
t
SU ： STA
t
高清： DAT
t
苏： DAT
t
R
t
F(2)
t
苏： STO
t
BUF
t
AA
t
DH
T
i(2)
t
苏： WP
t
高清： WP
t
WR
t
聚氨酯（2， 3）
注意：
（1）根据“交流测试条件测试条件“表中。
（ 2 ）测试，并初步设计或过程的变化会影响这个参数后。
(3) t
PU
是时间V之间的延迟
CC
稳定，设备已准备好接受命令。
快
民
0.6
1.3
0.6
0.6
0
100
最大
400
单位
千赫
μs
μs
μs
μs
μs
ns
300
300
0.6
1.3
ns
ns
μs
μs
0.9
100
100
0
2.5
μs
ns
ns
μs
μs
5
1
ms
ms
参数
时钟频率
START条件保持时间
SCL时钟的低电平时间
高周期SCL时钟
启动条件建立时间
数据保持时间
数据建立时间
SDA和SCL上升时间
SDA和SCL下降时间
停止条件的建立时间
停止和启动之间的总线空闲时间
SCL低到数据输出有效
数据输出保持时间
脉冲噪音过滤在SCL和SDA输入
WP建立时间
WP保持时间
写周期时间
上电就绪模式
民
4
4.7
4
4.7
0
250
最大
100
1000
300
4
4.7
3.5
100
100
0
2.5
5
1
交流测试条件
输入电平
输入上升和下降时间
输入参考电平
输出参考电平
输出负载
0.2× V
CC
以0.8× V
CC
≤
50纳秒
0.3× V
CC
， 0.7× V
CC
0.5× V
CC
电流源：我
OL
= 3 MA（ V
CC
≥
2.5 V ） ;我
OL
= 1 MA（ V
CC
< 2.5V） ;
L
= 100 pF的
2006 Catalyst半导体公司
特性如有变更，恕不另行通知
3
文档编号1116 ，版本B
CAT24C03/05
上电复位（ POR ）
该CAT24C03 / 05集成了上电复位
（POR）电路，它保护内部逻辑反
在错误的状态下开机。
该CAT24C03 / 05器件将启动进入待机模式
经过V
CC
超过POR触发水平和意志力
成复位模式时， V
CC
降到低于POR
触发电平。这种双向电复位功能保护
反对“欠压”故障下一个设备
动力暂时消失。
I
2
C总线协议
在我
2
C总线由两个'线'， SCL和SDA 。该
两根线被连接到V
CC
通过拉电源
电阻器。 Master和Slave设备连接到2-
通过各自的SCL和SDA引脚线总线。该
发射装置把SDA线'发射'
一个“0” ，并释放它到'发送'一个'1'。
当公交车是不是数据传输，可以只启动
忙（见交流特性） 。
在数据传输期间， SDA线必须保持稳定
而SCL线为高电平。 SDA的过渡，而
SCL为高电平时，将被视为START或STOP
状态（图1） 。 START条件之前所有
命令。它由高向低过渡
SDA ，SCL为高电平。在START充当“唤醒”
打电话给所有的接收器。不存在一个起始，一个从不会
响应命令。停止条件完成
所有命令。它由低到高的转变
在SDA ，SCL为高电平。
设备寻址
法师通过创建一个启动启动数据传输
条件的总线上。然后，主播放器
8位串行从机地址。对于正常的读/写操作
中，请在连接第一个4位的从机地址的网络连接在固定的
1010 （AH ） 。接下来的3比特用作可编程
级联多个器件和/或如当地址位
内部地址位。从机地址的最后一位，
R / W ，特定连接的ES是否读（ 1 ）或写（ 0 ）操作
化要被执行。 3个地址空间扩展
位分配如图2，一种
2
, A
1
和
A
0
必须的外部地址引脚的状态相匹配，
AND A
8
（ CAT24C05 ）是内部地址位。
应答
处理从站地址后，从机响应
有一个确认（ ACK）通过拉低SDA
9时线
th
时钟周期（图3） 。从机将
也承认地址字节，每一个数据字节
呈现在写模式。在阅读模式下的奴隶转变
出一个数据字节，然后在释放SDA线
9
th
时钟周期。只要法师承认
数据，从机将继续发射。主
通过不承认，最后终止会话
数据字节（诺亚克），并通过发出一个停止条件。
总线时序图示于图4 。
引脚说明
SCL ：
串行时钟输入引脚接受串行时钟
由主机产生。
SDA ：
串行数据I / O引脚接收输入数据和
发送存储在EEPROM中的数据。在发射模式下，这
管脚为漏极开路。被收购的上升沿数据，
并发表在SCL的下降沿。
A0，A1和A2：
地址输入设置设备AD-
级联多个器件时穿着。如果没有驱动，
这些引脚内部拉低。
WP ：
写保护输入引脚禁止写操作
系统蒸发散的内存上半部分，当拉高。当
没有驱动，该引脚被拉低内部。
功能说明
该CAT24C03 / 05支持内部集成电路
(I
2
C）总线的数据传输协议，该协议去连接定义了一个
设备将数据发送到总线作为一个发送器和一个
装置接收的数据作为接收器。数据溢流控制
由主设备产生串行时钟和
所有的起始和停止条件。该CAT24C03 / 05行为
作为从设备。 Master和Slave作为候补要么
发送器或接收器。
文档。 1116号，版本B
4
2006 Catalyst半导体公司
特性如有变更，恕不另行通知
QQ：2881677436 复制
