CAT24AC128
我的128kbit
2
串行EEPROM CMOS具有三个芯片地址输入引脚
特点
I
400kHz的（ 2.5V ）到100kHz （ 1.8V ）I
2
C总线
I
商业，工业和扩展
H
根
FR
ALO
EE
LE
A
D
F
R
E
E
TM
兼容性
I
1.8至5.5伏特操作
I
低功耗CMOS技术
I
施密特触发器输入过滤噪音
汽车级温度范围
I
写保护功能
- 整个阵列保护当WP在V
IH
I
百万编程/擦除周期
I
百年数据保留
I
8引脚DIP ， 8引脚SOIC （ JEDEC / EIAJ ）或
抑制
I
64字节页写缓冲
I
自定时写周期自动清零
14引脚TSSOP
描述
该CAT24AC128是128Kbit的串行EEPROM CMOS
内部组织为每个8位16,384字。
Catalyst的先进CMOS技术实质上
降低设备功耗的要求。该CAT24AC128
具有64字节页写缓存。该器件的工作
经由I
2
C总线串行接口，并提供8引脚
DIP ， 8引脚SOIC封装或14引脚TSSOP封装。三
器件地址输入允许多达8个设备共享一个
常见的2线I
2
C总线。
引脚配置
DIP封装（P ， L）
A0
A1
A2
VSS
1
2
3
4
8
7
6
5
VCC
WP
SCL
SDA
框图
外部负载
SOIC封装（ J，K ， W，X ）
A0
A1
A2
VSS
1
2
3
4
8
7
6
5
VCC
WP
SCL
SDA
VCC
VSS
字地址
缓冲器
COLUMN
解码器
512
SDA
START / STOP
逻辑
DOUT
确认
检测放大器
移位寄存器
TSSOP封装（ U14 ， Y14 ）
A0
A1
NC
NC
NC
A2
VSS
1
2
3
4
5
6
7
14
13
12
11
10
9
8
V CC
WP
NC
NC
NC
SCL
SDA
XDEC
WP
控制
逻辑
256
E
2
舞会
256X512
引脚功能
引脚名称
SDA
SCL
WP
V
CC
V
SS
A0 - A2
功能
串行数据/地址
串行时钟
写保护
+ 1.8V至+ 5.5V电源
地
器件地址输入
SCL
A0
A1
A2
状态计数器
SLAVE
地址
比较
高电压/
定时控制
存储数据
* Catalyst半导体是由飞利浦公司获发牌进行的I
2
C总线协议。
2004 Catalyst半导体公司
特性如有变更，恕不另行通知
1
文档。 1028号，版本我
CAT24AC128
绝对最大额定值*
高温下偏置................. -55 ° C至+ 125°C
存储温度....................... -65 ° C至+ 150°C
任何引脚的电压
对于地面
(1)
........... -2.0V到+ V
CC
+ 2.0V
V
CC
相对于地面............... -2.0V至+ 7.0V
封装功耗
能力（T
A
= 25 ° C） ................................... 1.0W
引线焊接温度（ 10秒） ............ 300℃
输出短路电流
(2)
........................百毫安
可靠性的特点
符号
N
END(3)
T
DR(3)
V
ZAP(3)
I
LTH(3)(4)
参数
耐力
数据保留
ESD敏感性
闭锁
分钟。
* COMMENT
注意，超出上述绝对最大的“上市
“，可能对器件造成永久性损坏。
这些压力额定值只和功能的操作
该设备在这些或那些之外的任何其他条件
在操作部分中列出的本规范不
暗示。暴露于任何绝对最大额定值
长时间可能会影响器件的性能和
可靠性。
典型值。
马克斯。
单位
周期/字节
岁月
伏
mA
1,000,000
100
2000
100
直流工作特性
V
CC
= + 1.8V至+ 5.5V ，除非另有说明。
符号
I
CC1
I
CC2
I
SB(5)
I
LI
I
LO
V
IL
V
IH
V
OL1
V
OL2
参数
电源电流 - 阅读
电源电流 - 写
待机电流
输入漏电流
输出漏电流
输入低电压
输入高电压
输出低电压（V
CC
= +3.0V)
输出低电压（V
CC
= +1.8V)
I
OL
= 3.0毫安
I
OL
= 1.5毫安
测试条件
f
SCL
= 100千赫
V
CC
= 5V
f
SCL
= 100千赫
V
CC
= 5V
V
IN
= GND或V
CC
V
CC
= 5V
V
IN
= GND到V
CC
V
OUT
= GND到V
CC
–1
V
CC
x 0.7
民
典型值
最大
1
3
1
3
3
V
CC
x 0.3
V
CC
+ 0.5
0.4
0.5
单位
mA
mA
A
A
A
V
V
V
V
电容
T
A
= 25 ° C，F = 1.0兆赫，V
CC
= 5V
符号
TEST
C
I/O(3)
C
IN(3)
输入/输出电容（ SDA ）
输入电容（ SCL ， WP ， A0 ， A1 ， A2）
条件
V
I / O
= 0V
V
IN
= 0V
民
典型值
最大
8
6
单位
pF
pF
注意：
（1 ）最小的直流输入电压为-0.5V 。在转换过程中，输入可能下冲至-2.0V为小于20毫微秒周期。最大直流
电压输出引脚为V
CC
+ 0.5V ，这可能会过冲至V
CC
+ 2.0V为小于20ns的周期。
（2）输出短路不超过一秒。不超过一个输出短路的时间。
（ 3 ）这些参数都和最初设计或工艺变更影响，根据相应的AEC -Q100标准的参数进行测试后，
和JEDEC测试方法。
提供（ 4 ）闩锁保护的压力高达100毫安的地址和数据引脚从-1V到V
CC
+1V.
（ 5 ）最大待机电流（I
SB
） = 10μA的扩展汽车温度范围内。
文档。 1028号，版本我
2
CAT24AC128
交流特性
V
CC
= + 1.8V至+ 5.5V ，除非另有说明
输出负载1 TTL门和100pF电容
阅读&写周期极限
符号
参数
V
CC
= 1.8 V - 5.5 V
民
F
SCL
t
AA
t
BUF(1)
t
高清： STA
t
低
t
高
t
SU ： STA
t
高清： DAT
t
苏： DAT
t
R(1)
t
F(1)
t
苏： STO
t
DH
t
WR
t
SP
时钟频率
SCL低到SDA数据输出
和ACK出
时间总线必须是自由前
一个新的传输开始
START条件保持时间
时钟低电平时间
时钟高电平时间
启动条件建立时间
（对于重复启动条件）
数据保持时间
数据建立时间
SDA和SCL上升时间
SDA和SCL下降时间
停止条件的建立时间
数据输出保持时间
写周期时间
输入抑制（ SDA ， SCL ）
4.7
100
5
100
0.1
4.7
4.0
4.7
4.0
4.0
0
100
1.0
300
0.6
50
5
100
最大
100
3.5
0.05
1.2
0.6
1.2
0.6
0.6
0
100
0.3
300
V
CC
= 2.5 V - 5.5 V
民
最大
400
0.9
单位
千赫
s
s
s
s
s
s
ns
ns
s
ns
s
ns
ms
ns
上电时序
(1)(2)
符号
t
PUR
t
PUW
参数
上电到读操作
上电到写操作
民
典型值
最大
1
1
单位
ms
ms
注意：
（ 1 ）此参数与最初设计或工艺变更影响的参数后进行测试。
(2) t
PUR
和T
PUW
是从时间V所需的延迟
CC
是稳定的，直到指定的操作可以启动。
写周期时间是从一个写序列到内部编程/擦除周期结束时的一个有效的停止状态的时间。中
写周期，总线接口电路都被禁止， SDA被允许维持高位，并且设备不给它的奴隶回应
地址。
功能说明
该CAT24AC128支持我
2
C总线数据
传输协议。这种内部集成电路总线
协议定义了将数据发送到总线上的任何设备
被一个发射器和任何装置接收数据是一个
接收器。传输是由主设备控制
产生串行时钟和所有的开始和
停公交车的准入条件。该CAT24AC128
作为一个从器件。无论是主设备和
从器件都可以作为发送器或接收器，
但由主器件控制的模式被激活。
3
文档。 1028号，版本我
CAT24AC128
引脚说明
SCL ：
串行时钟
串行时钟输入时钟的所有数据将被送入或
从设备中。
SDA ：
串行数据/地址
双向串行数据/地址引脚用于
所有的数据传输到和移出器件。 SDA引脚
是一个开漏输出，可以是线或与其他
漏极开路或集电极开路输出。
WP ：
写保护
该输入，当连接到GND ，允许写操作
整个存储器。当此引脚连接到VCC时，
整个存储器写保护。当悬空，
内存是不受保护的。
A0, A1, A2:
器件地址输入
这些输入级联时设置设备地址
多个设备。当这些引脚悬空中
默认值是零。最多八台设备
可级联。
图1.总线时序
tF
为tLOW
SCL
TSU： STA
THD： STA
THD： DAT
大腿
I
2
C总线协议
在我的特征
2
C总线协议的定义
如下所示：
当总线（ 1 ）数据传输，可以只启动
不忙。
（ 2 ）在数据传输，数据线必须保持
稳定，只要时钟线为高。任何改变
中时，数据线，时钟线为高电平，将
解释为启动或停止条件。
启动条件
在启动条件之前的所有命令的
装置中，并且被定义为一高到低的转变
SDA在SCL为高电平。该CAT24AC128显示器
SDA和SCL线，将不会响应此之前，
条件被满足。
停止条件
从低到高的SDA的过渡，当SCL为高电平
决定停止条件。所有操作必须结束
一个停止条件。
tR
为tLOW
TSU： DAT
TSU： STO
SDA IN
TAA
SDA OUT
TDH
TBUF
图2.写周期时序
SCL
SDA
第8位
字节n
确认
tWR的
停止
条件
开始
条件
地址
图3.启动/停止计时
SDA
SCL
开始位
停止位
文档。 1028号，版本我
4
CAT24AC128
设备寻址
总线主机通过发送一个开始传输
启动条件。主站发送的地址
特别是从设备被请求。四个最
8位从机地址的显著位固定为
1010（图5） 。接下来的三个显著位（A2 ， A1 ， A0 ）
是该装置的地址位和定义哪些设备的
主站访问。多达八个CAT24AC128设备
可以由系统单独寻址。最后
从机地址的位指定是否读或
写操作将被执行。当此位被设置
为1时，选择了读操作，而当设定为0时，一
被选择的写入动作。
在主机发送一个START条件和奴隶
地址字节的CAT24AC128监视总线和
响应一个应答（ SDA线）时，
它的地址匹配传输的从机地址。该
CAT24AC128然后进行读或写操作
根据R / W位的状态。
应答
一个成功的数据传输后，每个接收设备是
需要产生一个应答。该
确认设备在拉低SDA线
第九个时钟周期，这表明它收到的8位
的数据。
该CAT24AC128响应一个应答
接收起始条件和从机地址。如果
装置已经随着写操作选择
它接收的每个8位后的确认响应
位字节。
图4.确认时间
从SCL
主
1
当CAT24AC128开始一个READ模式将其发送
8位数据，释放SDA线，并监视
行确认。一旦接收到该
承认，在CAT24AC128将继续发送
数据。如果没有应答是由法师，设备发送
终止数据发送，并等待一个停止
条件。
写操作
字节写
在字节写模式下，主设备发送
起始条件和从地址信息
（用R / W位设置为0）到从设备。后
在从器件产生一个应答，主器件发送
正在被写入到两个8位地址字
在CAT24AC128的地址指针。接收后
从从，主设备一个应答
发送的数据被写入到被寻址的
存储器位置。该CAT24AC128承认曾
越来越主机产生停止条件。在
此时，设备开始内部编程
循环到非易失性存储器。而周期是在
进展，该设备将不能够从任何请求作出响应
主设备。
页写
该CAT24AC128写入高达64字节的数据，在一个
单写周期，使用页写操作。该
在相同的方式被启动页面写操作
字节写操作，但是，而不是结束
最初的字节发送后，法师是允许的
8
9
数据输出
来自发射机
数据输出
来自接收机
开始
应答
图5.从地址位
1
0
1
0
A2
A1
A0
读/写
* A0，A1和A2必须比较其corresonding硬连线输入（引脚1 ， 2和3）。
5
文档。 1028号，版本我
QQ：2881677436 复制
