CAT24AA01 ， CAT24AA02
1 - KB和2 KB的I C CMOS串行EEPROM
特点
支持标准和快速I
2
C协议
1.7 V至5.5 V电源电压范围
16字节页写缓冲
硬件写保护整个内存
施密特触发器和噪声抑制滤波器
关于我
2
C总线输入（ SCL和SDA ）
低功耗CMOS技术
百万编程/擦除周期
百年数据保留
工业温度范围
符合RoHS标准的TSOT -23 5引脚SOIC和
8引脚封装
如需订购信息的详细信息，请参阅第12页。
2
描述
该CAT24AA01 / 24AA02为1 - KB和2 KB的CMOS
串行EEPROM器件内部组织为
128x8 / 256x8位。
它们的特点是一个16字节页写缓冲和支持
这两个标准（ 100kHz时）和高速（400kHz ）
I
2
协议。
与此相反的CAT24C01 / 24C02 ，该
CAT24AA01 / 24AA02没有外部地址
销，并因此适合于应用
需要单CAT24AA01 / 02上的I
2
C
总线。
引脚配置
SOIC （W）的
NC
NC
NC
V
SS
1
2
3
4
8 V
CC
7 WP
6 SCL
5 SDA
TSOT -23 （ TD ）
SCL
V
SS
SDA
1
2
3
4 V
CC
5 WP
功能符号
V
CC
SCL
CAT24AA01
CAT24AA02
WP
SDA
*引脚1的位置，请咨询相应的
包图。
V
SS
引脚功能
引脚名称
SDA
SCL
WP
V
CC
V
SS
功能
串行数据/地址
时钟输入
写保护
电源
地
Catalyst半导体公司
特性如有变更，恕不另行通知
1
文档。编号MD- 1120版本B
CAT24AA01 ， CAT24AA02
绝对最大额定值
(1)
参数
储存温度
电压的任何引脚对地
(2)
REABILITY特性
(3)
符号
N
END(4)
T
DR
参数
耐力
数据保留
民
1,000,000
100
单位
编程/擦除周期
岁月
评级
-65到+150
-0.5到+6.5
单位
C
V
直流工作特性
V
CC
= 1.7 V至5.5 V ，T
A
= -40 ° C至85°C ，除非另有规定ED 。
符号
I
CCR
I
CCW
I
SB
I
L
V
IL
V
IH
V
OL1
V
OL2
参数
读电流
写入电流
待机电流
I / O引脚漏
输入低电压
输入高电压
输出低电压
输出低电压
V
CC
≥
2.5 V，I
OL
= 3.0毫安
V
CC
< 2.5 V，I
OL
= 1.0毫安
测试条件
阅读中，f
SCL
= 400千赫
写
所有的I / O引脚的GND或V
CC
在脚GND或V
CC
-0.5
V
CC
x 0.7
民
最大
0.5
1
1
1
V
CC
x 0.3
V
CC
+ 0.5
0.4
0.2
单位
mA
mA
μA
μA
V
V
V
V
PIN阻抗特性
V
CC
= 1.7 V至5.5 V ，T
A
= -40 ° C至85°C ，除非另有规定ED 。
符号
C
IN
(3)
参数
SDA I / O引脚电容
输入电容（其他引脚）
WP输入电流
条件
V
IN
= 0V
V
IN
= 0V
V
IN
＆ LT ; V
IH
V
IN
＆ GT ; V
IH
最大
8
6
100
1
单位
pF
pF
μA
C
IN(3)
I
WP(5)
注意事项：
（ 1 ）强调上述“绝对最大额定值”，可能对器件造成永久性损坏。这些压力额定值
只和功能在这些或那些在此操作部分中列出的以外的任何其他条件的装置的操作
规范是不是暗示。暴露于任何绝对最大额定值长时间会影响器件的性能和可靠性。
（ 2 ）在任何引脚的直流输入电压应不大于V低于-0.5V更低或更高
CC
+ 0.5V 。在转换过程中，在任何引脚上的电压可能会
下冲至不超过-1.5V或过冲少不超过V更
CC
+ 1.5V，对于小于20ns的周期。
（ 3 ）这些参数，并初步设计或过程的变化影响，根据相应的AEC -Q100标准的参数进行测试后，
和JEDEC测试方法。
（ 4 ）页面模式@ 25°C
（ 5 ）如果没有驱动， WP引脚被拉低到GND内部。为了提高抗噪声能力，内部上拉下来是比较强的;
因此，在外部驱动器必须能够提供下拉试图驱动输入高电平时的电流。为了节省电能，如
输入电平超过了CMOS输入缓冲器（ 0.5× Ⅴ的跳变点
CC
） ，强下拉恢复到一个微弱的电流源。
文档。编号MD- 1120版本B
2
Catalyst半导体公司
特性如有变更，恕不另行通知
CAT24AA01 ， CAT24AA02
交流特性
V
CC
= 1.7 V至5.5 V ，T
A
= -40 ° C至85°C 。
标准
符号
F
SCL
t
高清： STA
t
低
t
高
t
SU ： STA
t
高清： DAT
t
苏： DAT
t
R
t
F(2)
t
苏： STO
t
BUF
t
AA
t
DH
T
i(2)
t
苏： WP
t
高清： WP
t
WR
t
聚氨酯（2， 3）
参数
时钟频率
START条件保持时间
SCL时钟的低电平时间
高周期SCL时钟
启动条件建立时间
数据保持时间
数据建立时间
SDA和SCL上升时间
SDA和SCL下降时间
停止条件的建立时间
停止和启动之间的总线空闲时间
SCL低到数据输出有效
数据输出保持时间
脉冲噪音过滤在SCL和SDA输入
WP建立时间
WP保持时间
写周期时间
上电就绪模式
0
2.5
5
1
100
100
0
2.5
5
1
4
4.7
3.5
100
100
4
4.7
4
4.7
0
250
1000
300
0.6
1.3
0.9
民
最大
100
0.6
1.3
0.6
0.6
0
100
300
300
民
快
最大
400
单位
千赫
μs
μs
μs
μs
μs
ns
ns
ns
μs
μs
μs
ns
ns
μs
μs
ms
ms
(1)
交流测试条件
输入电平
输入上升和下降时间
输入参考电平
输出参考电平
输出负载
0.2× V
CC
以0.8× V
CC
≤
50ns
0.3× V
CC
， 0.7× V
CC
0.5× V
CC
电流源：我
OL
= 3毫安（V
CC
≥
2.5V ） ;我
OL
= 1毫安（V
CC
< 2.5V ） ;
L
= 100pF的
注意事项：
（1）根据“交流测试条件测试条件“表中。
（ 2 ）测试，并初步设计或过程的变化会影响这个参数后。
(3) t
PU
是时间V之间的延迟
CC
稳定，设备已准备好接受命令。
Catalyst半导体公司
特性如有变更，恕不另行通知
3
文档。编号MD- 1120版本B
CAT24AA01 ， CAT24AA02
上电复位（ POR ）
每个CAT24AA01 / 02集成了上电复位
（POR）电路，它保护内部逻辑
对在错误的状态下开机。该装置
意志力成V后，待机模式
CC
超过
上电复位触发电平，并进行断电复位成
模式时， V
CC
低于POR触发电平。
这种双向POR行为保护
器件针对欠压故障，继
动力暂时消失。
功能说明
该CAT24AA01 / 02支持I2C的
电路（I
2
C）总线协议。该协议依赖于
使用一个主设备，它提供了时钟和
指示其执行总线流量，并从设备
请求。该CAT24AA01 / 02作为一个奴隶
装置。主机和从机可以发送或
接收，但只有主可以将这些角色。
I
2
C总线协议
2线我
2
C总线由两条线组成， SCL和
SDA，连接至V
CC
通过拉电源
电阻器。主提供时钟到SCL
线，以及主机和从机驱动SDA线。一
“0”是由通过拉动线为低电平并且“1”发送的
释放它高。数据传输可以仅启动
当总线空闲（参见AC特性） 。
在数据传输期间， SDA必须保持稳定
SCL为高电平。
START / STOP条件
SDA的过渡，而且SCL为高电平创建
启动或停止条件（图1 ） 。一开始是
由高电平变为低电平跳变时产生，而
停止由低到高的转变产生。该
START就像一个敲响了警钟。不存在一个起始，没有
从站将响应法师。 STOP（停止）
完成的所有命令。
设备寻址
法师通过创建一个起始地址从机
状态，然后广播一个8位从动
地址（图2） 。前四位的从站
地址是1010 （AH ） 。
对于CAT24AA01 / 02在未来三年位必须
为000 。
引脚说明
SCL ：
串行时钟输入引脚接受时钟
由主机产生信号。
SDA ：
串行数据I / O引脚接受输入数据和
提供输出数据。在发射模式下，该引脚为开
沥干。获取上的正边沿数据，并
发表在SCL的下降沿。
WP ：
当写保护输入引脚被强制为高
由外部源，所有写入操作都
抑制。当该引脚不被外部驱动
源，它被拉低内部。
最后一点， R / W ，指示奴隶要么提供
（ 1 ）或接受（ 0 ）的数据，也就是说，它标志着一个读（ 1 ）或
写（ 0 ）的要求。
应答
9时
th
时钟周期的每一个字节发送
到总线上，发射器释放SDA线，
允许接收器进行响应。然后，接收机
要么确认（ ACK ），通过拉低SDA ，或
不承认（诺亚克）通过让SDA住宿
高（图3）。总线时序图示于图4 。
文档。编号MD- 1120版本B
4
Catalyst半导体公司
特性如有变更，恕不另行通知
CAT24AA01 ， CAT24AA02
1 - KB和2 KB I
2
CMOS
串行EEPROM
描述
该CAT24AA01 / 24AA02为1 - KB和2 KB的CMOS串行
EEPROM器件内部组织为128x8 / 256x8位。
它们的特点是一个16字节页写缓存，并支持了
标准（ 100千赫）和快速（ 400 kHz）的我
2
协议。
与此相反的CAT24C01 / 24C02的CAT24AA01 / 24AA02
没有外部地址引脚，并且因此适合于
需要单CAT24AA01 / 02在我的应用
2
C总线。
特点
http://onsemi.com
支持标准和快速I
2
C协议
1.7 V至5.5 V电源电压范围
16字节页写缓冲
硬件写保护整个内存
施密特触发器和噪音抑制上我的过滤器
2
C总线输入
（ SCL和SDA ）
低功耗CMOS技术
百万编程/擦除周期
百年数据保留
工业温度范围
这些器件是无铅，无卤素/无溴化阻燃剂和符合RoHS
柔顺
V
CC
SOIC8
后缀W
CASE 751BD
TSOT23
TB后缀
CASE 419AE
销刀豆网络gurations
SOIC
NC
NC
NC
V
SS
1
2
3
4
8
7
6
5
V
CC
WP
SCL
SDA
（ TOP VIEW ）
TSOT23
SCL
1
2
3
4
V
CC
5
WP
SCL
CAT24AA01
CAT24AA02
WP
SDA
V
SS
SDA
（ TOP VIEW ）
引脚功能
V
SS
图1.功能符号
引脚名称
SDA
SCL
WP
V
CC
V
SS
NC
功能
串行数据/地址
时钟输入
写保护
电源
地
无连接
订购信息
请参阅包装详细的订购和发货信息
尺寸部分本数据手册的第10页上。
半导体元件工业有限责任公司， 2009年
2009年8月
第3版
1
出版订单号：
CAT24AA01/D
CAT24AA01 ， CAT24AA02
表1.绝对最大额定值
参数
储存温度
在相对于地面的任何引脚电压（注1 ）
评级
65
+150
0.5
为+6.5
单位
°C
V
强调超过最大额定值可能会损坏设备。最大额定值的压力额定值只。上面的功能操作
推荐工作条件是不是暗示。长时间暴露在高于推荐的工作条件下，会影响
器件的可靠性。
1.在任何引脚的直流输入电压应不低于
0.5
伏或高于V
CC
+ 0.5V的转换过程中，在任何引脚上的电压可能会
下冲，以不低于
1.5
V或超调量不超过V更
CC
+ 1.5伏，对于小于20毫微秒周期。
表2. REABILITY特性
（注2 ）
符号
N
结束
（注3）
T
DR
耐力
数据保留
参数
民
1,000,000
100
单位
编程/擦除周期
岁月
2.这些参数，并初步设计或过程的变化影响，根据相应的AEC -Q100标准的参数进行测试后，
和JEDEC测试方法。
3.页面模式@ 25°C
表3.直流工作特性
(
V
CC
= 1.7 V至5.5 V ，T
A
=
40°C
到85° C，除非另有规定编）
符号
I
CCR
I
CCW
I
SB
I
L
V
IL
V
IH
V
OL1
V
OL2
参数
读电流
写入电流
待机电流
I / O引脚漏
输入低电压
输入高电压
输出低电压
输出低电压
V
CC
≥
2.5 V，I
OL
= 3.0毫安
V
CC
< 2.5 V，I
OL
= 1.0毫安
测试条件
阅读中，f
SCL
= 400千赫
写
所有的I / O引脚的GND或V
CC
在脚GND或V
CC
0.5
V
CC
x 0.7
民
最大
0.5
1
1
1
V
CC
x 0.3
V
CC
+ 0.5
0.4
0.2
单位
mA
mA
mA
mA
V
V
V
V
表4.引脚的阻抗特性
(V
CC
= 1.7 V至5.5 V ，T
A
=
40°C
到85° C，除非另有规定编）
符号
C
IN
（注2 ）
C
IN
（注2 ）
I
WP
（注4 ）
参数
SDA I / O引脚电容
输入电容（其他引脚）
WP输入电流
V
IN
= 0 V
V
IN
= 0 V
V
IN
＆ LT ; V
IH
V
IN
＆ GT ; V
IH
条件
最大
8
6
100
1
单位
pF
pF
mA
4.如果没有驱动， WP引脚被拉低到GND内部。为了提高抗噪声能力，内部上拉下来是比较强的;
因此，在外部驱动器必须能够提供下拉试图驱动输入高电平时的电流。为了节省电能，如
输入电平超过了CMOS输入缓冲器（ 0.5× Ⅴ的跳变点
CC
） ，强下拉恢复到一个微弱的电流源。
http://onsemi.com
2
CAT24AA01 ， CAT24AA02
上电复位（ POR ）
每个CAT24AA01 / 02集成了上电复位
（POR）电路，它保护内部逻辑反
在错误的状态下开机。该装置将启动
成V后待机模式
CC
超过POR触发电平
并会断电进入复位模式时， V
CC
滴剂
下面的POR触发电平。
这种双向POR行为保护器件
对欠压故障，下面的暂时丧失
力。
引脚说明
SCL ：
串行时钟输入引脚接收的时钟信号
由主机产生。
SDA ：
串行数据I / O引脚接收输入数据并提供
输出数据。在发射模式下，该引脚为漏极开路。数据
获取上的正边沿，并发表在负
SCL的边缘。
WP ：
当写保护输入引脚由强制为高
外部源，所有的写操作被禁止。当
脚不被外部源驱动，它被拉低
在内部。
功能说明
该CAT24AA01 / 02支持I2C的
电路（I
2
C）总线协议。该协议依赖于使用的
一个主设备，它提供了时钟和指示总线
它执行请求的流量，并从设备。该
CAT24AA01 / 02工作作为从设备。这两种硕士
并且从可发送或接收，但只有主机可以
分配这些角色。
I
2
C总线协议
2线我
2
C总线由两条线组成， SCL和SDA ，
连接至V
CC
通过上拉电阻供电。该
主提供时钟SCL线，和法师
和奴隶驱动SDA线。 A' 0 '是由发射
通过释放其高拉为低电平和“1” 。数据
传输可以启动只有当总线不忙（见
交流特性） 。在数据传输期间， SDA必须
保持稳定，而SCL为高电平。
SDA的过渡，而且SCL为高电平创建一个启动
或停止状态（图2 ） 。一开始是由产生
由高到低的转变，同时停止由产生
低到高的过渡。在START就像一个唤醒
调用。不存在一个起始，没有从将响应法师。
STOP（停止）完成所有的命令。
START / STOP条件
设备寻址
法师通过创建一个起始地址从机
条件，然后播放一个8位的从机地址
（图3） 。从站的四个最显著位
地址是1010 （AH ） 。
对于CAT24AA01 / 02在未来三年位必须是000 。
最后位， R / W，指示从属要么提供（1）
或接受（ 0 ）的数据，也就是说，它标志着一个读（ 1）或写（ 0 ）
请求。
应答
9时
th
时钟周期的每一个字节发送到
总线，发送器释放SDA线，使
接收器进行响应。接收机然后可以确认
（ ACK ），通过拉低SDA ，或不承认
（诺亚克）通过让SDA保持高电平（图4） 。总线时序
示于图5 。
SCL
SDA
开始
条件
停止
条件
图2.启动/停止计时
1
0
1
0
0
0
0
读/写
图3.从地址位
http://onsemi.com
4
CAT24AA01 ， CAT24AA02
总线释放延迟（发送器）
从SCL
主
数据输出
来自发射机
1
8
9
总线释放延迟（接收器）
数据输出
来自接收机
开始
ACK DELAY （ ≤吨
AA
)
ACK SETUP （ ≥吨
苏： DAT
)
图4.确认时间
t
F
t
低
SCL
t
SU ： STA
SDA IN
t
AA
SDA OUT
t
高清： STA
t
高
t
低
t
R
t
高清： DAT
t
苏： DAT
t
苏： STO
t
DH
t
BUF
图5.总线时序
写操作
字节写
应答查询
将数据写入内存，法师创建启动
上车后状况广播从站地址
与R / W位设置为“0” 。然后主机发送地址
字节和数据字节，并通过创建总结会议
在总线上一个停止条件。奴隶与ACK响应
每个字节由主送（图5）之后。 STOP（停止）
启动内部写周期，并且当该操作是在
进度（T
WR
）时，SDA输出三态，从机
不承认的硕士学位（图6） 。
页写
一旦（而且只要）内部写在进步，
从机将不承认的硕士学位。通过此功能，
法师马上跟进一个新的读或
写请求，而不是等待的最大特定网络版
发表时间（t
WR
）结束。在接收到的Noack
从从机响应，法师只是重复了
请求直到从回应ACK 。
硬件写保护
字节写操作可以被扩展到页写，
通过发送多个数据字节到从站前
发出停止条件（图7 ） 。多达16种不同的数据
字节可以被加载到内部页写缓冲
开始由主提供的地址。页面
地址被锁存，并且只要主持续发送
数据，内部字节地址递增到端
的页面上，在那里它再绕回（内页）。新
因此，数据可以取代早期加载的数据。继
STOP ，页写会话过程中加载数据将
写入到存储器中的单个内部写周期（叔
WR
).
随着高举WP引脚，整个内存
防止写操作。如果WP引脚保持
浮动
或者是接地的，它具有在写入没有影响
操作。 WP引脚的状态被选通的最后一个
SCL立即前1下降沿
st
数据字节
（图8） 。如果WP引脚是频闪期间HIGH ，
从机不会应答数据字节和写
请求将被拒绝。
交货状态
该CAT24AA01 / 02出厂删除，也就是说，所有的字节是FFH 。
http://onsemi.com
5
QQ：2881677436 复制
