初步
C9851
时钟发生器的奔腾
三，服务器和工作站应用
引脚说明
PIN号
8
9
23
引脚名称
3VMref
3VMref_b
SPREAD ＃
I / O
O
O
PU
描述
输出时钟用于驱动DRCG设备。见表1 ，第1页的频率选择。
输出时钟用于驱动DRCG设备。见表1 ，第1页的频率选择。它
是180度异相（反相）从3VMref时钟。
当置为低电平时，此引脚调用扩频功能。扩频是
适用的CPU （1： 6）中， CPU（ 1：6） ＃ ， 3VMref ， 3VMref_b和3V66时钟。该引脚具有
250KΩ内部上拉。
鉴别寄主时钟输出。这些输出成对使用， （ CPU1-1 ＃ ， CPU2-2 ＃ ，
CPU3-3 ＃ ， CPU4-4 ＃ ， CPU5-5 ＃和CPU6-6 ＃ ）的主机总线的差分时钟。
的CPU （ 1：6） ＃ 180度的相位与它们的互补的CPU （1 ：6）。见表1 ，
第1页的频率选择。
该引脚确定的基准电流的内部电流转向缓冲器
CPU时钟。一种电阻器，是从该管脚连接到地来设置该电流的值。
请参见本数据手册第9页上的应用程序的数据。
固定的66.67 MHz的时钟输出，用于驱动IMI B9852缓冲装置。
当置为低电平时，此引脚调用掉电模式通过关闭所有的时钟，
禁用所有内部电路，并在关闭晶体振荡器。该3VMref ，
3VMref_B ， 3V66 ，楼盘和CPU时钟这个条件时驱动为低电平。它有一个
250KΩ内部上拉。
输入选择引脚。见表1 ，第1页。每个引脚都有一个250KΩ内部下拉
输入选择引脚。见表1 ，第1页。它有一个250KΩ内部上拉
水晶缓冲输出引脚。只连接到一个结晶。当除了外部信号等
使用的是晶体还是在测试模式下，该引脚保持悬空。
水晶缓冲输入引脚。连接到晶体或外部单端输入时钟
信号。
信号的缓冲输出时钟应用的新。通常情况下， 14.31818MHz 。
这些输入选择引脚配置蕙电流（因而VOH摆动幅度）的
CPU时钟输出对。每个引脚都有一个250KΩ内部上拉。请参阅下表5
电流和电阻值。
3.3V电源引脚参考时钟和晶振缓冲。
3.3V电源引脚用于CPU （ 1 ： 6 ） / CPU （ 1 ： 6） ＃输出。
3.3V电源引脚，共同供应为核心。
3.3V电源引脚3V66输出。
3.3V电源引脚内部电流基准电路和内部PLL 。
3.3V电源引脚3Vmref和3Vmref_b输出
接地引脚的参考时钟和晶振缓冲。
接地引脚用于CPU （ 1:6） / CPU （1 ：6） ＃输出。
接地引脚为通用供应为核心。
接地引脚3V66输出。
接地引脚内部电流基准电路和内部PLL 。
接地引脚3Vmref和3Vmref_b输出。
45,42,39,36,
33,30
44,41,38,35,
32,29
27
的CPU （ 1：6）
的CPU （ 1：6） ＃
I_REF
O
P
14
24
3V66
PWRDWN ＃
O
PU
22, 21
16
5
4
2
18, 17
拉美经济体系， SELB
SEL100/133
XOUT
XIN
REF
MultSel （0,1）
PD
PU
O
I
O
I
3
46,40,34,28
11, 48
13
19, 25
7
1, 6
31, 37, 43
12, 47
15
20, 26
10
VDDR
VDDC
VDD
VDDL
VDDA
VDDM
VSSR
VSSC
VSS
VSSL
VSSA
VSSM
P
P
P
P
P
P
P
P
P
P
P
P
注：引脚说明表中的I / O栏肺的定义：
I =输入引脚， O =输出引脚，P =电源引脚， PU =这表明一个双向引脚包含的装置内部上拉
电阻器。这将确保该引脚的器件将通过内部逻辑为逻辑电平1可以看出。同样的引脚与PD
指定被保证被看作是一个逻辑0电平，如果没有外部的电平设定电路，存在于加电。
赛普拉斯半导体公司
525洛Coches街
加利福尼亚州米尔皮塔斯95035电话： 408-263-6300 ，传真： 408-263-6571
http://www.cypress.com
文件编号： 38-07068牧师**
05/04/2001
第14页2
QQ：2881677436 复制
