除了存储1553的信息数据,在RAM imple-
ments的堆栈和查找所需的不同的表
的操作模式。全球双缓冲机制
可以防止部分更新信息被
转移到或从1553总线。用于RT模式,有一个亲
可编程选项分开的广播报文数据
非广播数据。这提供了符合MIL -STD-
1553.此外,对于RT模式,有存储的选择
一个消息,一个双缓冲器中的数据结构,或者税务局局长
丘拉尔缓冲区的数据结构。循环缓冲区的大小为亲
可编程多达8192字,上的Tx / Rx / BCST -子地址
的基础。
该BU- 65552 , BU- 65551和BU- 65550支持可编
BLE指令非法化的RT模式。这使得个人
命令字进行illegalized作为一个功能
T / R
位,分
地址,字数/模式代码。由于非法化
方案是基于RAM中,它具有固有的自测试。
一个描述符堆栈或命令堆栈中保持BC, RT ,
和MT模式。此记录每个消息的状态中,
时间的消息被发送或接收的,并含有
无论是收到的1553指令和数据块指针(在
RT或MT模式)或1553消息的实际地址
方块( BC模式) 。在RT模式下,查找表提供给
存储数据块的地址被使用receiv-时
荷兰国际集团或发送对各个子地址的消息。
该PC卡RT模式是多协议,支持MIL -STD-
1553A , MIL -STD - 1553B注意事项2 , STANAG 3838 (包括
EFA总线),以及McAir A3818 , A5232 ,和A5690协议。
该BU- 65552 , BU- 65551和BU- 65550实现三个MON-
itor模式:一个字显示器,选择性消息显示器,和一个
联合RT /选择性信息显示器。
PCMCIA接口
该BU- 65552 , BU- 65551和BU- 65550提供了一个卡
的属性存储空间中的信息结构( CIS )
PCMCIA接口。独联体包括设备配置
信息结构,称为基本的兼容性元组。该换
这些配置元组垫的PCMCIA内定义
接口标准。除了独联体有四个标
准PCMCIA配置寄存器(配置选项
注册,卡配置和状态寄存器,引脚
更换注册和Socket和复制寄存器) 。
独联体,也称为Metaformat ,提供了一个水平
设备信息,使卡资源管理器或
应用程序识别和充分配置该卡。
内存管理
该BU- 65552 , BU- 65551和BU- 65550包含完整
存储器管理和处理器接口逻辑。该软
器接口到主机处理器通过装置实现的
24机载寄存器加上高达RAM 64K字。对于所有
三种模式中, RAM的堆栈区域被保持。在BC模式,
堆栈允许multimessage帧的调度。为
所有三种模式,堆栈提供所有的实时年表
邮件处理。除了堆栈的处理,该
存储器管理逻辑进行存储,检索和
涉及指针和消息数据操纵功能
结构的所有三种模式。
在BU - 65552 , BU- 65551和BU - 65550提供了一些
PROGRAMM ,可以选择RT模式下的内存管理。在
符合MIL -STD -1553 ,从广播接收到的数据
消息可能来自非广播有选择地分离
接收到的数据。对于每一个发送,接收或广播subad-
换装,无论是单消息的数据块或一个可变大小
(128到8192字)的循环缓冲区可被分配用于数据
存储。除了帮助确保数据的一致性,在税务局局长
丘拉尔缓冲功能提供了极大地降低了主机的方法
批量数据传输应用处理器开销。终了
消息中断可能会被允许,在全球范围内,以下
错误信息,在发送/接收/ BCST -子地址的基础上,或者在任何
特别的Tx / Rx / BCST -子地址循环缓冲区达到其
下边界。
中断
该BU- 65552 , BU- 65551和BU- 65550提供了许多亲
可编程选项,中断的产生和处理。该
中断输出引脚(
INT
)有三个可编程的软件
的操作模式:一脉冲,电平输出下软清零
洁具控制,或电平输出后自动清零
读取中断状态寄存器中。
各个中断是由中断屏蔽寄存器使能。
主机处理器可以很容易地确定该接口的原因
通过使用中断状态寄存器中断。中断状态
寄存器提供的中断条件的当前状态。
中断状态寄存器可以以两种方式进行更新。在
标准的中断处理模式,在中断的特定位
如果该条件存在状态寄存器将只更新和
在中断相应的位掩码寄存器使能。
在增强的中断处理方式是,在一个特定的位
如果该条件存在中断状态寄存器将被更新
不管相应的中断屏蔽的内容
寄存器位。在任何情况下,各个中断屏蔽寄存器
位使能中断的特定条件。
该BU- 65552 , BU- 65551和BU- 65550提供屏蔽
中断和15位的中断状态寄存器的MES系统结束
鼠尾草,公元前邮件列表末尾,错误信息,状态设置
( BC模式) ,时间标记注册侧翻, RT地址奇偶校验错误
条件,BC重试,数据栈侧翻,命令栈
侧翻,发射看门狗超时,或RAM奇偶校验错误。该
中断状态寄存器允许主处理器确定
所有中断由单个读操作的手段的原因。
内部命令非法化
该BU- 65552 , BU- 65551和BU- 65550 implemen内部
指令非法化的RT模式。在非法化architec-
TURE允许的4096种可能的组合的任意子集
广播/自己的地址,
T / R
位,子地址和字
数/模代码进行illegalized 。该非法化方案
根据主处理器的软件控制。作为结果,它是
固有的自测试。
3