表1注: (续)
(3)
(4)
(5)
(6)
(7)
假定所有的电源和地输入到混合动力是CON-
连接的。
该规范适用于这两个无动力和动力
条件。
规格假设2伏均方根平衡,差速器, sinu-
soidal输入。适用的频率范围为75 kHz至1兆赫。
阻力最小和最大容量参数
保证在整个工作范围内,但未经测试。
假设直流的频率范围内的共模电压
到2MHz ,施加到隔离变压器的引脚上短截线
侧(直接或变压器耦合) ,并引用到混合
地面上。变压器必须是一个DDC推荐的变压器或
(8)
其他变压器,提供等效的最小共模抑制比。
典型值最小的消息间间隔时间。在软件
控制,这可能会延长(至65,535毫秒 - 消息时间)
1微秒为单位。如果增强CPU访问,中位14
配置寄存器# 6 ,被设置为逻辑"1" ,然后主机访问
在不列颠哥伦比亚省启动-消息( SOM)和最终的-消息( EOM )
传输序列可以具有延长间的作用
消息间隔时间。对于SOM或EOM过程中每个主机的访问
序列中,消息间间隔时间将由6个时钟延长
周期。由于有7个在SOM和5能很好地协同的内部转账
荷兰国际集团停止销售,这在理论上延长消息间的差距由
多达72个时钟周期;即高达7.2毫秒与10 MHz的时钟,6.0微秒
一个12 MHz的时钟, 4.5微秒与16 MHz时钟,或3.6微秒用
(9)
20 MHz时钟。
为了增强BC模式下,消息间的差距典型值
时间大约为10个时钟周期比用于非再
介绍
该BU- 61740 / 61745分之61743 RT和BU- 61840 /六万一千八百四十五分之六万一千八百四十三/
BC 61860/61864/61865 / RT / MT增强型迷你ACE / μ -ACE
家族的MIL -STD -1553终端包括一个完整的integrat-
一个主处理器和一个符合MIL-STD -1553总线之间编辑界面。
增强赠送-ACE可以作为一个1.0平方英寸的平
包或鸥翼型封装。 μ- ACE是可作为一个0.815
平方英寸BGA封装。这些终端近100 %
软件与前一代的Mini- ACE兼容并
小的ACE Plus终端,并且是软件与兼容
原来的ACE系列。
增强型的Mini- ACE提供了完整的多协议支持
MIL -STD - 1553A / B / McAir和STANAG 3838的所有版本集成
双收发机,以及协议,主机接口,存储器MAN-
理逻辑和内存无论是4K或64K字。此外,该
BU- 61864和BU - 61865 BC / RT / MT终端包括64K字
的内部RAM中,具有内置的奇偶校验。
增强型的Mini- ACE包括一个5V电压源transceiv-
呃为提高线路驱动能力,与MIL -STD-选项
1760和McAir兼容性,和μ- ACE是MIL-STD- 1760
兼容。作为减少功率消耗,还有一种手段
对于该逻辑由3.3V供电的版本,而不是
5V 。以提供进一步的灵活性,增强型微型ACE / μ -ACE
可以用于与所选择的10,12 ,16或20MHz的时钟输入。
其中一个增强型的Mini- ACE / μ -ACE的新的显着特点
是它的增强型总线控制器架构。增强卑诗省
高度自治的消息序列控制引擎提供
对于卸载主机处理器实现多手段
帧消息调度,消息重试机制,数据dou-
BLE缓冲,异步消息的插入。对于陈建
姿势进行消息传递给主处理器,该
增强BC模式包括通用队列,沿着
与用户定义的中断。
增强型的Mini- ACE / μ - ACE的第二个主要的新功能是
一个完全独立的内置自测试的掺入。该测试
提供内部协议逻辑的综合测试。一
单独测试验证内部RAM的操作。自
自测试是完全独立的,它们不再需要
主机读写刺激与反应的载体。
增强型的Mini- ACE / μ -ACE RT提供的同样的选择
个别子地址单人,双人和循环缓冲
作为ACE和Mini -ACE (加号) 。新的增强功能的RT
架构包括多个全球性循环缓冲选项
(或全部)接收子地址, 50%的翻滚中断环流
LAR缓冲区,用于记录多达32个接口的中断状态队列
中断的事件,和一个选择自动初始化至RT模式
与忙置位。中断状态队列和50%的翻滚
中断功能还包括为改善
增强型的Mini- ACE / μ- ACE的监控架构。
BU-6174X/6184X/6186X
网上转G2-03 / 03-0
增强BC模式。也就是说,在10兆赫, 833的加成1.0微秒的
NS在12 MHz , 625 ns的频率为16 MHz或500 ns的20兆赫。
( 10 )软件编程( 4个选项) 。包括:逆转录至室温超时
(测中奇偶校验的发送命令字,以中端同步
发送RT状态字) 。
( 11 )从测量命令字的中间奇偶交叉中旬同步
交叉RT的状态字。
( 12 )外部10 μF的钽电容和0.1 μF电容应放置在
尽可能接近输入信号“ + 5V Vcc的CH A”和“ + 5V Vcc的CH
B“和一个0.1μF的输入信号” + 5V / + 3.3V逻辑“ 。对于BU-
61864和BU - 61865 ,和BU - 61860的版本,也应该有
一个0.1 μF的电容,输入信号“ + 5V RAM” 。
( 13 ) MIL -STD- 1760要求的存根CON- 20 Vp-p的最小输出
接口上。
( 14 )功耗指标假定变压器耦合
与外部散逸的配置(在传输)的:
0.14瓦特为活动隔离变压器,
0.08瓦特用于有源总线耦合变压器,
0.45瓦特对于每两个总线隔离电阻和
0.15瓦特对于每两个总线终端电阻。
数据设备公司
www.ddc-web.com
5