【高科技性能的稳压器IC系列的PC终端稳压器为DDR- SDRAM的BD35390FJNo.09030】,IC型号BD35390FJ-E2,BD35390FJ-E2 PDF资料,BD35390FJ-E2经销商,ic,电子元器件-51电子网

高科技性能的稳压器IC系列的PC

终端稳压器

为DDR- SDRAM的

BD35390FJ

No.09030EAT25

°说明

BD35390FJ是一个终端稳压器与JEDEC DDR1 / 2/3 -SDRAM ，其功能是作为一个线性电源兼容

结合N沟道MOSFET ，并分别提供了一个吸入/源出电流能力可达1A 。内置的

高速运算放大器专门设计提供出色的瞬态响应。需要3.3伏或5.0伏的偏压

电源来驱动的N沟道MOSFET 。具有独立的参考电压输入引脚（ VDDQ ）和

独立的反馈引脚（ VTTS ）保持由JEDEC所需电压的准确度，并提供出色的输出

电压精度和负载调节。

■特点

1 ）包括用于终止一个推挽电源（ VTT）

2 ）集成了一个推动者

3 ）集成了欠压锁定（ UVLO ）

4 ）雇用SOP- J8封装： 3.9 × 4.9 × 1.375 （毫米）

5 ）采用热关断保护（ TSD ）

6）从2.7到5.5伏特的输入电压工作

7 ）兼容双通道（ DDR1 ， DDR2 ， DDR3 ）

8 ）采用PGOOD功能

“使用

电源在DDR1 / 2/3 SDRAM

“绝对

最大额定值

参数

输入电压

使能输入电压

端接输入电压

VDDQ电压参考

输出电流（当脉冲是活性

)

电源dissipation1

电源dissipation2

工作温度范围

存储温度范围

最高结温

符号

VCC

VEN

VTT_IN

VDDQ

ITT

Pd1

Pd2

TOPR

TSTG

TJMAX

极限

*1*2

563

675

-30½+100

-55½+150

+150

单位

℃

* 1不应超过钯。

* 2瞬时浪涌电压，下小于10 ％的占空比备份电动势和电压。

*在小于10U秒3的电压。

* 4减少了4.50 ℃ / W超过25 ℃每上升1℃的Ta （时不要安装在散热板）

* 5为每升高1 ℃的Ta在25℃以上（安装在70毫米X30 70毫米X30 1.6毫米玻璃环氧树脂板时）减少了5.40 ℃ / W

“操作

Conditions(Ta=25℃)

参数

输入电压

端接输入电压

VDDQ电压参考

使能输入电压

符号

VCC

VTT_IN

VDDQ

VEN

极限

民

2.7

1.0

-0.3

最大

5.5

2.75

5.5

单位

www.rohm.com

1/10

2009.10 - Rev.A的

BD35390FJ

技术说明

ⅵELECTRICAL

特性（除非另有说明， TA = 25 ℃ ， VCC = 3.3V ， VEN = 3V ， VDDQ = 1.8V ， VTT_IN = 1.8V）

极限

参数

符号

单位

条件

民

典型值

最大

待机电流

偏置电流

[启用]

高级别允许的输入电压

低电平使能输入电压

使能引脚输入电流

[终结]

终止输出电压

(DDR2)

终止输出电压

(DDR1)

VTT2

1/2×VDDQ

-30m

+30m

1/2×VDDQ

-30m

+30m

ITT = -1.0A至1.0A

TA = 0 ℃ 100 ℃

VCC = 5.3V ， VDDQ = 2.5V

VTT_IN = 2.5V

ITT = -1.0A至1.0A

TA = 0 ℃ 100 ℃

VCC = 3.3V ， VDDQ = 1.5V

VTT_IN = 1.5V

ITT = -1.0A至1.0A

TA = 0 ℃ 100 ℃

VENHIGH

VENLOW

IEN

2.3

-0.3

5.5

0.8

VEN=3V

IST

ICC

0.5

1.0

VEN=0V

VEN=3V

VTT1

终止输出电压

(DDR3)

源出电流

灌电流

负载调整率

上部导通电阻

导通电阻较低端

[ VREF ]

输入阻抗

[ PGOOD ]

VTT PGOOD低

阈值电压

VTT PGOOD高

阈值电压

PGOOD输出ON电阻

PGOOD输出漏电流

PGOOD延迟时间

[ UVLO ]

阈值电压

滞后电压

VTT3

ITT +

ITT-

→ VTT

赫龙河

LRON

1/2×VDDQ

-15m

+15m

1.0

0.35

-1.0

0.65

ITT = -1.0A至1.0A

ZVDDQ

140

200

260

kΩ

PGDLow

PGDHigh

PGDRon

PGDLeak

PGDdelay

1/2×VDDQ

-30m

1/2×VDDQ

+30m

PGOOD=6V

VUVLO

⊿Vuvlo

2.35

120

2.50

180

2.65

240

VCC ：扫掉

VCC ：扫倒

www.rohm.com

2/10

2009.10 - Rev.A的

BD35390FJ

参考

数据

VTT(20mV/div)

技术说明

VTT(20mV/div)

来源

ITT(1A/div)

SINK

来源

ITT(1A/div)

SINK

来源

ITT(1A/div)

SINK

(10sec/div.)

图1 DDR3 （ 1A → -1A ）

图2 DDR2 （ 1A → -1A ）

图3 DDR1 （ 1A → -1A ）

VTT(20mV/div)

来源

ITT(1A/div)

SINK

来源

ITT(1A/div)

SINK

来源

ITT(1A/div)

SINK

(10sec/div.)

图4 DDR3 （ -1A → 1A ）

图5 DDR2 （ -1A → 1A ）

图6 DDR1 （ -1A → 1A ）

VCC

VDDQ

VTT_IN

VTT

(2sec/div.)

VDDQ

VTT_IN

VDDQ

VTT_IN

VTT

(2sec/div.)

VTT

(2sec/div.)

图7输入序列1

1050

1000

950

VTT [毫伏]

900

850

800

750

-2 -1.5 -1 -0.5

0.5

1.5

1400

1350

1300

1250

1200

1150

图8输入Sequence2的

900

850

800

750

VTT [毫伏]

700

650

600

0.5

1.5

图9输入序列3

1100

-2 -1.5 -1 -0.5

0.5

1.5

图10 ITT- VTT （DDR2）

图11 ITT - VTT （ DDR1 ）

图12 ITT - VTT （ DDR3 ）

VTT

(0.3V/div)

PGOOD

(1V/div.)

PGOOD

(1V/div)

(200sec/Div.)

(1V/div)

(100sec/div.)

(1V/div)

(1msec/div.)

VTTS

(0.3V/div)

(10sec/div.)

图13 EN软启动

(DDR2)

图14 PGOOD延迟

（启动 - 关闭）

图15 PGOOD延迟

（ TSD OFF- ON TSD ）

www.rohm.com

3/10

2009.10 - Rev.A的

BD35390FJ

块

图

VCC

参考

块

UVLO

软

TSD

UVLO

TSD

VCC UVLO

TSD

UVLO

技术说明

VDDQ

VTT_IN

VDDQ

VTT_IN

VCC

VTT

热

启用

保护

TSD

VTTS

延迟

逻辑

PGOOD

GND

针

CONFIGRATION

PGOOD 1

GND 2

VTTS 3

EN 4

8 VTT

7 VTT_IN

6 VCC

5 VDDQ

针

功能

PIN号

引脚名称

PGOOD

GND

VTTS

VDDQ

VCC

VTT_IN

VTT

GND

引脚功能

PGOOD输出引脚

检测时的终止电压

使能输入引脚

参考电压输入引脚

VCC引脚

端接电源引脚

终止输出引脚

www.rohm.com

4/10

2009.10 - Rev.A的

BD35390FJ

技术说明

°说明

运营

-vcc

在BD35390FJ ，一个独立的电源输入端子被提供用于集成电路的内部电路动作。这被用来驱动

所述IC ，其最大电流额定值的放大器电路为4mA 。在电源电压为2.75.5伏。这是

建议1μF左右的旁路电容连接到VCC 。

→ VDDQ

参考输入引脚，输出电压可被用来满足JEDEC的要求，在DDR1 / 2/3 -SDRAM

（VTT = 1 / 2VDDQ ）通过将IC内部的电压具有两个100kΩ的分压电阻。

对于BD35390FJ ，必须注意一个输入噪声为VDDQ脚，因为该IC还减少这种噪声输入到一半，

为它提供的电压输出分成两半。这样的噪声可以减小与RC滤波器包括这样的阻力的

和电容（ 220Ω和2.2μF ，例如），可能无法得到显著影响到电压的IC内部分割。

· VTT_IN

VTT_IN是一个电源输入引脚VTT的输出。电压在1.0和5.5伏之间的范围内可以被供给到

这VTT_IN终端，但必须小心，以电流限制由于导通电阻的集成电路，并在变化的

由于输入/输出电压差允许的损耗。

通常，下面的电压提供：

DDR1

VTT_IN=2.5V

DDR2

VTT_IN=1.8V

DDR3

VTT_IN=1.5V

在VTT_IN电压输入的较高的阻抗可导致振荡或降解在纹波抑制，它必须是

指出。到VTT_IN终端时，建议使用一个10μF电容器，其特征与电容的变化较小。

但它可能依赖于电源输入的特性和所述印刷电路板布线的阻抗，这必须

使用前应仔细检查。

· PGOOD

PGOOD引脚为电源良好输出引脚。这是开漏引脚，所以上拉电阻是通过其它电源如果连接

VTT电压变比1/2

×VDDQ+30mV,or

下1/2

×VDDQ+30mV,

它输出高电压。

· VTTS

提供了一个孤立的引脚，提高VTT输出的负载调整率。的情况下，较长的布线，需要向负载在VTT

输出，从负载侧连接VTTS可改善负载调节。

→ VTT

一个DDR存储器终端输出引脚。 BD35390FJ具有± 1.0A的拉/灌电流能力分别。该

输出电压跟踪的电压在VDDQ销分成两半。 VTT输出变为OFF时， VCC欠压锁定和热

关机保护与EN引脚电平触发转向“低” 。请勿无法连接一个电容， VTT输出引脚

环路增益的相位补偿，并在输出电压变化的减小在负载突然变化的情况。

容量不足可能会导致振荡。电容器的高ESR（等效串联电阻）可能会导致

在增加的输出电压变化中的负载的突然变化的情况下。建议使用10μF左右

陶瓷电容器，虽然它取决于环境温度及其它条件。

· EN

为2.3伏或更高的输入端，所述电平在EN管脚变为“高”，以便提供VTT的输出。如果输入被降低到0.8

伏或更小，电平在EN管脚变为“低”和VTT状态变为高阻态。

www.rohm.com

5/10

2009.10 - Rev.A的