亚利桑那州晶公司
AZ12000 ， AZ12001
锁相环时钟发生器
特点
PECL （ AZ12000 ）或LVDS
（ AZ12001 ）输出
经营范围为3.0V至5.5V
内部晶振驱动程序
内部边缘匹配
相位/频率检测
内置电荷泵和
集成放大器
内部或外部VCO
除以4 ， 8 ， 16 ， 32
射频双极设计低相位
噪音
可以采用4x4mm MLP封装
包
MLP 24 （ 4×4 ）
MLP 24 （ 4×4 ）
DIE
DIE
1
2
3
包装可用性
产品型号
AZ12000K
AZ12001K
AZ12000XP
AZ12001XP
记号
AZ12000
<date code>
AZ12001
<date code>
不适用
不适用
笔记
1,2
1,2
3
3
添加R1在零件编号最后为7英寸（ 1K件） ， R2为13英寸（ 2.5K部分）
磁带&卷轴。
日期代码格式为：“ YY ”的一年，其次是“ WW ”的一周。
华夫格包
描述
该AZ12000 / AZ12001包含所有必要的功能元件来实现锁相环
用于时钟倍频频率高达800 MHz的。参考晶体振荡器驱动器工作频率
高达200 MHz提供4次乘法运算支持。是根据PLL的动态特性
控制通过选择所需的外部组件的用户。
框图
牛逼UOT NI
Q
牛逼UPT UO
简历
Q
LESO简历
XUM
XUM
REFFUB
简历
1630 S. STAPLEY DR 。 ， SUITE 127
亚利桑那州Mesa 85204
美国
(480) 962-5881
传真（ 480 ） 890-2541
www.azmicrotek.com
ROT ARGET NI
CVTXE
KN AT
OCVTXE
23,61,8,4
YB EDIVID
1SD 2SD
PMUP
EGRAHC
TED TCE
QERF
/ ESAHP
M UST NI NI化肥
牛逼UOP FERP LOPPC
RVRD
TPT UO
休旅车CR
牛逼UP NI
BBV
074
一个M4
EE
V
NIFER
EE
V
CC
V摄氏度V
V
BB
CC
牛逼UOFER
V
AZ12000
AZ12001
CC
V
CC
V
底部中央垫可悬空或连接到V
EE
.
绝对最大额定值是那些价值超过该设备的寿命可能会受到影响。
符号
V
CC
V
I
I
OUT
T
A
T
英镑
特征
电源
(V
EE
= GND）
输入电压
(V
EE
= GND）
- 连续
ECL / PECL输出电流
- 浪涌
工作温度范围
存储温度范围
等级
0至+6.0
0至+6.0
40
80
-40至+85
-65到+150
单位
VDC
VDC
mA
°C
°C
2005年1月* REV - 3
www.azmicrotek.com
2
TUOTNI 31
LOPPC 41
EE
V
BB
V
Q
Q
81
71
61
51
EE
V MUSTNI FERTNI FERPC TUOPC NIFER
21
11
01
9
8
7
91
02
） weiV锅， PLM NIP 42 （
10021ZA ， 00021ZA
： tuoniP
C / N LESOCV KNAT
12
22
32
CC
VOCV
42
1 OCVTXE
2 OCVTXE
5
6 TUOFER
3
4
1SD
2SD
EE
V
AZ12000
AZ12001
AZ12000引脚功能说明
针无
引脚名称
功能说明
参考晶体谐振器输入
该引脚包括一个片上470
拉
REFIN
下拉电阻到V
BB
。从谐振电路的输入应该是AC
再加。
晶体谐振器输出驱动
该引脚为倒相和放大版本
在REFIN引脚上的信号。从REFIN增益是REFOUT
REFOUT
大约20 IC包括一个4毫安片上电流源。如果有更多的
电流是必要的， REFOUT引脚可以连接到V
EE
通过电阻
提供高达8毫安额外电流。
电荷泵参考输出
该引脚电压标称值为低于1.2伏
CPREF
V
CC
。如果外部积分器被使用时， CPREF应连接到
通过偏置电流消除网络集成基准电压输入。
电荷泵输出
电荷泵的输出电压为V （ CPREF ）
±0.3V
在相位校正脉冲。当不存在校正脉冲输出
CPOUT
变为高阻抗。如果外部积分器被使用时， CPOUT应
连接到输入积分器的电阻。
电荷泵极性
该引脚上的逻辑低电平使CPOUT变低
当VCO的频率太低，而变为高时， VCO的频率是
太高。该引脚上的逻辑高电平使CPOUT变低时， VCO
CPPOL
频率太高，而变为高时， VCO的频率太低。这
销应该是低电平时，内部VCO被使用。
如果此引脚悬空被拉到高电平状态。
集成基准电压输入
该引脚应通过一个连接到CPREF
偏置电流消除网络
积分求和点
这个引脚是求和点的
集成放大器
积分器的输出
内部/外部VCO选择
该引脚上的逻辑高电平使能内部
VCO。该引脚上的逻辑低电平禁止内部VCO和允许使用的
EXTVCO投入。
如果此引脚悬空被拉到高电平状态。
VCO坦克
该坦克的组件该引脚和V之间的连接
CC
.
外部VCO输入
外部VCO输入引脚应驱动
差异以获得最佳性能。
分频选择
VCO分频比选择如图所示：
DS1
比
DS2
低
低
÷4
低
高
÷8
高
低
÷16
高
高
÷32
如果引脚悬空，他们被拉到高电平状态。
时钟输出
这些引脚是主（乘）时钟输出。
无连接
该引脚工厂测试期间使用。这雾悬空。
参考电压输出
该引脚用于偏置REFIN信号。它必须
在外部旁通到VEE引脚与0.01
F
电容。
正电源
+3.0至+5.5 V为PECL模式，接地ECL模式。
VCO正电源
+3.0至+5.5 V为PECL模式，接地ECL模式。
负电源
地面PECL模式， -3.0至-5.5 V的ECL模式。
逻辑电平
ECL / PECL
CMOS / TTL
兼容
INTREF
INTSUM
INTOUT
VCOSEL
CMOS / TTL
兼容
坦克
EXTVCO
EXTVCO
ECL / PECL
DS2
DS1
CMOS / TTL
兼容
Q
Q
N / C
V
BB
V
CC
VCOV
CC
V
EE
ECL / PECL
2005年1月* REV - 3
www.azmicrotek.com
3
AZ12000
AZ12001
AZ12001引脚功能说明
针无
引脚名称
功能说明
参考晶体谐振器输入
该引脚包括一个片上470
拉
REFIN
下拉电阻到V
BB
。从谐振电路的输入应该是AC
再加。
晶体谐振器输出驱动
该引脚为倒相和放大版本
在REFIN引脚上的信号。从REFIN增益是REFOUT
REFOUT
大约20 IC包括一个4毫安片上电流源。如果有更多的
电流是必要的， REFOUT引脚可以连接到V
EE
通过电阻
提供高达8毫安额外电流。
电荷泵参考输出
该引脚电压标称值为低于1.2伏
CPREF
V
CC
。如果外部积分器被使用时， CPREF应连接到
通过偏置电流消除网络集成基准电压输入。
电荷泵输出
电荷泵的输出电压为V （ CPREF ）
±0.3V
在相位校正脉冲。当不存在校正脉冲输出
CPOUT
变为高阻抗。如果外部积分器被使用时， CPOUT应
连接到输入积分器的电阻。
电荷泵极性
该引脚上的逻辑低电平使CPOUT变低
当VCO的频率太低，而变为高时， VCO的频率是
太高。该引脚上的逻辑高电平使CPOUT变低时， VCO
CPPOL
频率太高，而变为高时， VCO的频率太低。这
销应该是低电平时，内部VCO被使用。
如果此引脚悬空被拉到高电平状态。
集成基准电压输入
该引脚应通过一个连接到CPREF
偏置电流消除网络
积分求和点
这个引脚是求和点的
集成放大器
积分器的输出
内部/外部VCO选择
该引脚上的逻辑高电平使能内部
VCO。该引脚上的逻辑低电平禁止内部VCO和允许使用的
EXTVCO投入。
如果此引脚悬空被拉到高电平状态。
VCO坦克
该坦克的组件该引脚和V之间的连接
CC
.
外部VCO输入
外部VCO输入引脚应驱动
差异以获得最佳性能。
分频选择
VCO分频比选择如图所示：
DS1
比
DS2
低
低
÷4
低
高
÷8
高
低
÷16
高
高
÷32
如果引脚悬空，他们被拉到高电平状态。
时钟输出
这些引脚是主（乘）时钟输出。
无连接
该引脚工厂测试期间使用。它必须悬空。
参考电压输出
该引脚用于偏置REFIN信号。它必须
在外部旁通到VEE引脚与0.01
F
电容。
正电源
+3.0至+5.5 V
VCO正电源
+3.0至+5.5 V
负电源
地
逻辑电平
PECL
CMOS / TTL
兼容
INTREF
INTSUM
INTOUT
VCOSEL
CMOS / TTL
兼容
坦克
EXTVCO
EXTVCO
PECL
DS2
DS1
CMOS / TTL
兼容
Q
Q
N / C
V
BB
V
CC
VCOV
CC
V
EE
LVDS
2005年1月* REV - 3
www.azmicrotek.com
4
QQ：2880707522 复制
