集成
电路
系统公司
AV9172
低偏移的输出缓冲器
概述
该
AV9172
旨在创造低偏移的时钟
在高性能PC和工作站时钟分配。
它采用锁相环技术来对齐相位和
频率的输出时钟与输入的参考时钟。
因为输入到输出偏移是保证± 500ps的，该
部分充当一个“零延迟”的缓冲区。
该
AV9172
有六个可配置的输出。该
AV9172-01
版具有运行一个输出在同相和
频率作为基准时钟。第二个输出运行在
相同的频率作为基准，但既可以是同相或
180°从输入时钟相位。两个输出
只要是在参考频率的两倍，并在
相位与参考时钟。最终的输出可以是
编程为的2倍的时钟或非重叠的副本
2相时钟在基准频率的两倍。该
AV9172-01
和
AV9172-03
与输入时钟运行
从10 MHz到50 MHz的同时产生的输出
10兆赫至100兆赫。该
AV9172-07
与输入操作
时钟从20到100兆赫。
使用一个锁相环（PLL） ，可以进一步提高输出
时钟的输入时钟周期的倍数运行。此证
较低的速度时钟和本地产生的路由
需要高速时钟。的相位同步
输入时钟和输出时钟之间的关系是
当一个输出时钟被连接到实现
输入引脚FBIN 。该PLL电路匹配的上升沿
输入时钟和输出时钟。
特点
AV9172-07
输入为66 MHz的66和33兆赫
输出缓冲器
AV9172-01
其引脚与瞪羚GA1210E兼容
± 250PS的输出之间的偏移（最大）
± 500ps的偏移（最大）输入和输出之间
输入频率范围从10 MHz到50 MHz的
（ -01 ， -03 ）和从20兆赫至100兆赫（ -07 ）
输出频率范围为10兆赫到100兆赫
(-01, -03, -07)
特殊模式为二相时钟发生
输入和输出完全兼容TTL
CMOS工艺的结果在低电源电流
高驱动器， 25毫安输出
·低成本
16引脚SOIC （ 150密耳）或16引脚PDIP封装
该
AV9172
采用CMOS技术制造的这
结果在低得多的功耗和成本比较
用砷化镓基GA1210E 。典型的
工作电流为
AV9172
为50mA与120毫安的
该GA1210E 。
ICS提供了几个版本的
AV9172.
不同
设备显示如下：
部分
AV9172-01
AV9172-03
AV9172-07
描述
GA1210E的第二个来源
时钟倍频器和缓冲器
对于66 MHz的输入时钟缓冲器
框图
AV9172RevB060297P
ICS保留随时修改本出版物中所确定的设备数据的权利
恕不另行通知。 ICS建议其客户获得所有的最新版本
设备数据来验证由客户所依赖的信息是最新的
和准确。
AV9172
引脚配置
功能表AV9172-01
CLKIN的输入频率范围为10 50兆赫。
EN2
0
0
1
1
INV ＃
0
1
0
1
Q0
1X
1X
1X
1X
Q1
1X#
1X
1X#
1X
Q2
2X
2X
2X
2X
Q3
2X
2X
2X
2X
Q4
2X
2X
1
1
Q5
2X
2X
2
2
16引脚SOIC封装或16引脚PDIP
注意事项：
1. 1X指定输出是CLKIN的翻版。
2. 2X将指定的输出是频率的两倍
CLKIN和同相的。
3. 1X ＃意味着输出是在相同的频率和
180 ℃下的相位（反相）从CLKIN 。
4. 1会产生CLKIN的1/4占空比的时钟。
5. 2会产生1/4占空比的时钟延迟180°，从
CLKIN 。
引脚说明的AV9172-01
引脚数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
引脚名称
GND
GND
INV ＃
EN
FBIN
CLKIN
VDD
VDD
GND
Q0
Q1
Q2
Q3
Q4
Q5
VDD
TYPE
-
-
输入
输入
输入
输入
-
-
-
产量
产量
产量
产量
产量
产量
-
描述
地面上。
地面上。
INV ＃ Q1后翻转时低。 （ -01 [除数选择-03 ， -07 ] ）
EN转换Q4和Q5高时，相位时钟。
反馈输入与输出Q0 。
输入参考时钟。
电源（+ 5V） 。
电源（+ 5V） 。
地面上。
Q0的相位和频率相同的输入（ 1X ） 。反馈到引脚5 。
Q1
Q2
Q3
Q4
Q5
是同相的1倍时钟或180°的相位与输入。
Q0的频率的两倍（2×） 。
Q0的频率的两倍（2×） 。
或者是一个2X时钟或一个两相的时钟 - 见配置表。
或者是一个2X时钟或一个两相的时钟 - 见配置表。
电源（+ 5V） 。
2
AV9172
引脚配置
功能表AV9172-03
CLKIN输入频率= X，输入范围是10至50兆赫。
EN2
0
1
0
1
INV ＃
0
0
1
1
Q0
2X
2X
2X
2X
Q1
2X
2X
2X
2X
Q2
2X
2X
2X
2X
Q3
2X
2X
1X
1X
Q4
2X
2X
1X
1X
Q5
2X
1X
2X
1X
例如表AV9172-03
16引脚SOIC封装或16引脚PDIP
（ 33 MHz输入频率，单位为MHz的所有频率。 ）
EN2
0
1
0
1
INV ＃
0
0
1
1
Q0
66
66
66
66
Q1
66
66
66
66
Q2
66
66
66
66
Q3
66
66
33
33
Q4
66
66
33
33
Q5
66
33
66
33
时序图的AV9172-03
注意：在1X时钟输出和之间的相位对准
参考时钟输入将保持为0度或180度
如果2X时钟被用作反馈信号（ CON-偏移
已连接到FBIN引脚） 。这关系发生是完全
随机和有能力改变任何时候该设备具有潜在
其VDD电源循环关闭或设备的输入时钟
删除。
4
AV9172
引脚配置
功能表AV9172-07
CLKIN输入频率= X，输入范围为20至100兆赫。
EN2
0
1
0
1
INV ＃
0
0
1
1
Q0
1X
1X
1X
1X
Q1
1X
1X
1X
1X
Q2
1X
1X
1X
1X
Q3
1X
1X
0.5X
0.5X
Q4
1X
1X
0.5X
0.5X
Q5
1X
0.5X
1X
0.5X
例如表AV9172-07
（ 66 MHz输入频率，单位为MHz的所有频率。 ）
16引脚SOIC封装或16引脚PDIP
EN2
0
1
0
1
INV ＃
0
0
1
1
Q0
66
66
66
66
Q1
66
66
66
66
Q2
66
66
66
66
Q3
66
66
33
33
Q4
66
66
33
33
Q5
66
33
66
33
时序图的AV9172-07
绝对最大额定值
VDD参考GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7V
下偏压的工作温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0 ° C至+ 70°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 150°C
电压参考GND I / O引脚。 。 。 。 。 。 。 。 。 。 。 GND -0.5V至VDD + 0.5V
功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.5瓦
注意，超出上述绝对最大额定值可能会导致器件永久性损坏。这是一个压力等级
该设备在这些或以上的任何其他条件的业务部门所标明只和功能的操作
规格是不是暗示。暴露在绝对最大额定值条件下工作会影响产品
可靠性。
5
QQ：2880707522 复制
