集成
电路
系统公司
AV9110
串行可编程频率发生器
概述
该
AV9110
生成使用用户指定的时钟频率
外部产生的输入参考，如14.318 MHz的
或连接引脚1和14之间的10.00 MHz的晶振。
交替地，一个TTL输入参考时钟信号都可以使用。
输出频率是由一个24位数字字来确定
通过串行端口输入。串行端口允许
用户能够改变上的即时输出频率。
时钟输出采用CMOS电平的输出缓冲，
工作在高达130兆赫。
特点
输出频率的完整的用户可编程性
通过串行输入数据端口
片上锁相环时钟发生器
产生准确频率高达130 MHz的
三态CMOS输出
5伏电源
低功耗CMOS技术
14引脚DIP或150密耳SOIC
非常低的抖动
宽工作范围VCO
应用
图形：
AV9110
产生低抖动，高转速像素
（或点）的时钟。它可以被用来代替多个昂贵
高速晶体振荡器。该装置的灵活性
允许它来生成非标准的图形时钟，让
用户编程上的即时频率。
框图
9110 F版00年5月30日
ICS保留随时修改在本标识的设备数据的权利
出版，恕不另行通知。 ICS建议客户获取最新的
版本的所有设备数据，以验证任何信息所依赖的
客户是当前和准确。
AV9110
引脚配置
时钟参考实现：
AV9110-01与AV9110-02
该
AV9110
需要一个稳定的参考时钟（5至32兆赫）到
产生稳定的，低抖动的输出时钟。该
AV9 11 0 -01
is
优化，以使用外部石英晶体作为频率
引用，无需额外的外部组件的需要。
该AV9110-02进行了优化，以接受TTL时钟
参考。无论哪种设备可以与外部晶振使用
或接受TTL时钟基准，但额外的组件
可能需要。隐含的各种组合是
结果总结于图2（见第7页） 。
14引脚DIP ， SOIC
引脚说明
引脚数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
P I N NA M E
X1
AV D D
AGND
VDD
GND
数据
SCLK
CE＃
CLK / X
GND
VDD
CL
OE
X2
针
TYPE
输入
P流ê
P流ê
P流ê
P流ê
输入
输入
输入
产量
P流ê
动力
产量
输入
产量
描述
晶振输入或TTL参考时钟。
模拟电源。连接到+ 5V 。
模拟地。
数字电源。连接到+ 5V 。
数字地。
串行数据引脚。
串行时钟。时钟移位寄存器。
CHIP ENABLE 。低电平有效，控制数据传输。
CMOS时钟除以X的输出。
数字地。
数字电源。连接到+ 5V 。
CMOS时钟输出。
OUTPUT ENABLE 。两个三态输出低电平时。
晶振输入或TTL参考时钟。
2
AV9110
绝对最大额定值
电源电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7.0 V
电压参考GND I / O引脚。 。 。 。 。 。 GND -0.5 V到V
DD
+0.5 V
工作偏压下温度。 。 。 。 。 。 。 。 。 。 0 ° C至+ 70°C
功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.8瓦
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 150°C
注意，超出上述绝对最大额定值可能会导致器件永久性损坏。这些评级
只有与设备，在这些或以上的任何其他条件的功能操作中所列出的规格压力
规范的业务部门是不是暗示。暴露在绝对最大额定值条件下工作
期间可能会影响产品的可靠性。
电气特性
V
DD
= + 5V ±10 ％ ，T
A
= 0 – 70
°
C除非另有说明
DC / STATIC
参数
输入低电压
输入高电压
输入低电平电流
输入高电流
输出低电压
1
输出高电压
1
输入时钟上升时间
1
输入时钟下降时间
1
电源电流
符号
V
IL
V
IH
I
IL
I
IH
V
OL
V
OH
I
OH
= 8毫安
I
CLKR
I
CLKF
I
DD
f
o
t
r
t
f
d
t
25PF负载
25PF负载
25PF负载
空载
AC /动态
输出频率范围
上升时间， 20-80 ％
1
下降时间， 80-20 ％
1
占空比
1
@ 50%
抖动， 1西格玛
1
抖动，绝对
1
输入参考频率; AV9110-01
1
输入参考频率; AV9110-02
1
输入数据或SCLK频率
1
歪斜，输出到输出/ X1
f
REF
f
REF
f
数据
t
SKEW
晶振输入
TTL输入
0.78
-
-
40
-
-
5
0.6
-
-
-
-
-
-
±40
±125
14.318
14.318
-
400
130
3
3
60
-
-
32
32
32
-
兆赫
ns
ns
%
ps
ps
兆赫
兆赫
兆赫
ps
测试条件
V
DD
= 5V
V
DD
= 5V
V
IN
= 0V
V
IN
= VDD
I
OL
= 8毫安
民
-
2.0
-
-
-
2.4
-
-
-
典型值
-
-
-
-
-
-
-
-
25
最大
0.8
-
-5
5
0.4
-
20
20
-
单位
V
V
A
A
V
V
ns
ns
mA
注1 ：
参数由设计和特性保证。不是100 ％生产测试。
3
AV9110
输出分频器求真表
表2
COD1
0
0
1
1
COD0
0
1
0
1
CLK / X
输出鸿沟
(X)
1
2
4
8
COD1
0
0
1
1
表3
COD0
0
1
0
1
VCO
输出鸿沟
(R)
1
2
4
8
编程PLL
该AV9110具有较宽的工作范围，但是建议，它是在下列范围内操作：
2兆赫< F
REF
< 32兆赫
200千赫<
f
REF
=输入参考频率
M =参考鸿沟， 3到127
f
VCO
= VCO输出频率
f
CLK
= CLK和CLK / X输出频率
f
REF
< 5MHz的
M
50兆赫< F
VCO
<250兆赫
f
VCO
< 250兆赫
该AV9110是一个经典的PLL电路和压控振荡器的输出频率由下式给出：
f
VCO
=
N V FREF
M
其中N = VCO分， 3到127
M = m型号鸿沟， 3到127
V = Perscale ， 1或8的
2个输出驱动器，然后得到以下的频率：
f
CLK
=
f
VCO
R
f
CLK / X
=
f
VCO
R-X
= N V FREF
M ??
=
f
VCLK
X
或f
REF
（可混合输出由17位）
其中，R，X =输出分频器1，2， 4或8个
注意事项：
1.输出频率精确度将完全依赖于输入参考频率精度。
2.对于低于125MHz的输出频率，则建议将VCO的输出分频，R应为2或更大。这将
得到改善的占空比。
3.最小输出频率步长是由于所提供的分频范围约0.2％。
5
QQ：2881677436 复制
