飞利浦半导体
产品speci fi cation
2.5V / 3.3V 18位通用总线收发器(三态)
74ALVT16600
特点
18位双向总线接口
5V I / O兼容
三态缓冲器
输出能力: + 64毫安/ -32mA
TTL输入和输出的开关电平
输入和输出接口能力,在5V电源系统
总线保持数据输入,无需外部上拉
直播插入/拔出许可
上电复位
开机三态
当输出被连接到5V总线总线无负载电流
负边沿触发时钟输入
闭锁保护超过每JEDEC JC40.2标准17 500毫安
ESD保护超过每MIL STD 883方法3015 2000V
每机型号200V
电阻持有未使用的输入
描述
该74ALVT16600是一个高性能的BiCMOS产物
专为V
CC
工作在2.5V和3.3V的I / O兼容性
至5V 。
该器件是一款18位的通用收发器具有非反相
三态总线在两个兼容输出发送和接收方向。
在每个方向的数据流是由输出使能控制( OEAB和
OEBA ) ,锁存使能( LEAB和LEBA )和时钟( CPAB和
CPBA )输入。对于A到B的数据流,该器件工作在
透明模式时, LEAB为高。当LEAB为低时,A
如果CPAB被保持在一个高或低逻辑电平的数据进行锁存。如果LEAB
是低时,A总线的数据存储在上闩/触发器
高到低CPAB的过渡。当OEAB是低,则输出
活跃的。当OEAB为高电平时,输出处于高阻抗
状态。高级时钟与时钟使能输入控制
( CEBA / CEAB ) 。
对于B-到的数据流是类似于A到B的,但使用OEBA ,
LEBA和CPBA 。
有源总线保持电路用来容纳未使用的或浮动的数据
输入为有效的逻辑电平。
快速参考数据
符号
t
PLH
t
PHL
C
IN
C
I / O
I
CCZ
参数
传播延迟
一到Bn或Bn变为一个
输入电容DIR , OE
I / O引脚的电容
总电源电流
C
L
= 50pF的
V
I
= 0V或V
CC
输出禁用; V
I / O
= 0V或V
CC
输出禁用
条件
T
AMB
= 25°C
典型
单位
2.5V
1.9
2.5
4
8
40
3.3V
1.6
1.9
4
8
70
ns
pF
pF
A
订购信息
套餐
56引脚塑封SSOP III型
56引脚塑料TSSOP II型
温度范围
-40 ° C至+ 85°C
-40 ° C至+ 85°C
北美以外的地区
74ALVT16600 DL
74ALVT16600 DGG
北美
AV16600 DL
AV16600 DGG
DWG号
SOT371-1
SOT364-1
引脚说明
引脚数
1, 27
29, 56
2, 28
55,30
3, 5, 6, 8, 9, 10, 12, 13, 14, 15,
16, 17, 19, 20, 21, 23, 24, 26
54, 52, 51, 49, 48, 47, 45, 44, 43,
42, 41, 40, 38, 37, 36, 34, 33, 31
4, 11, 18, 25, 32, 39, 46, 53
7, 22, 35, 50
符号
OEAB / OEBA
CEBA / CEAB
LEAB / LEBA
CPAB / CPBA
A0-A17
B0-B17
GND
V
CC
名称和功能
A到B输出使能输入(低电平有效)
B对A / A至B的时钟使能(低电平有效)
A到B / B对A锁存使能输入
A到B / B对A时钟输入(下降沿)
数据输入/输出( A面)
数据输入/输出( B侧)的
地( 0V )
正电源电压
1998年2月13日
2
853-1979 18958