添加收藏夹  设为首页  深圳服务热线:13692101218  13751165337
51电子网联系电话:13692101218
位置:首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第536页 > ATR0622-DK1
特点
16通道GPS相关器
- 8192箱搜索与GPS采集加速器
- 精度: 2.5米CEP (单机,S / A关闭)
- 首次定位时间: 34秒(冷启动)
- 捕获灵敏度: -140dBm的
- 跟踪灵敏度: -150 dBm的
采用了ARM7TDMI
ARM
拇指
处理器内核
- 高性能32位RISC架构
- 高密度的16位指令集
- 嵌入式ICE
(在线仿真器)
128 KB的内部RAM
384字节内部ROM ,固件版本V5.0
定位技术通过了u-blox提供
6通道外设数据控制器( PDC )
8个优先级,独立可屏蔽的向量中断控制器
- 2个外部中断
24用户可编程I / O线
1个USB设备端口
- 通用串行总线( USB ) V2.0全速设备
嵌入式USB V2.0全速收发器
挂起/恢复逻辑
- 乒乓模式的同步和批量端点
2个USART
- 2专用外设数据控制器( PDC ),每个USART通道
主/从SPI接口
- 2专用外设数据控制器( PDC )通道
- 8位到16位可编程数据长度
- 4外部从芯片选择
可编程看门狗定时器
先进的电源管理控制器( APMC )
- 外设可以单独停用
- 齿轮主时钟,以降低功耗
- 睡眠状态与残疾人士主时钟
- 休眠状态以32.768 kHz的主时钟
实时时钟(RTC)
2.3V至3.6V或1.8V内核电源电压
包括电源监控
1.8V至3.3V用户可定义I / O电压为若干个GPIO具有5V容限
4字节电池备份存储器
8 mm
×
8毫米56引脚QFN56封装
符合RoHS标准,绿色
GPS基带
处理器
ATR0622P
4891G–GPS–08/08
1.描述
将GPS基带处理器ATR0622P包括一个16通道的GPS相关器,并基于
在ARM7TDMI处理器内核。
该处理器具有一个高性能的32位RISC架构和非常低的功耗
化。此外,大量国内的分组寄存器导致非常快的例外
处理,从而使该器件非常适用于实时控制应用。该ATR0622P有两个
USART和一个USB设备端口。该端口符合通用串行总线( USB ) V2.0
全速设备规范。
该ATR0622P包括完整的GPS固件,从u - blox公司,其执行的基本许可
GPS操作,包括跟踪,采集,导航和位置数据输出。对于正常
PVT (位置/速度/时间)的应用,也没有必要对片外闪存或ROM 。
该固件支持如的NMEA
协议( 2.1和2.3 ) ,二进制协议PVT数据,
配置和调试, RTCM协议DGPS , SBAS ( WAAS , EGNOS和MSAS )
和A-GPS (辅助) ,也可以存储在一个可选的外部配置设置
EEPROM 。
该ATR0622P采用Atmel公司生产
的高密度CMOS技术。通过结合
在ARM7TDMI微控制器内核具有片上SRAM , 16通道GPS相关器,以及广泛
一个单芯片上外设功能齐全, ATR0622P提供了一个高度灵活和
GPS应用具有成本效益的解决方案。
2
ATR0622P
4891G–GPS–08/08
ATR0622P
图1-1 。
ATR0622P框图
全球定位系统
加速器
全球定位系统
相关
XT_IN
XT_OUT
先进
动力
管理
换货
调节器
SRAM
RTC
nShDn
nSLEEP
RF_ON
CLK23
SIGLO0
SIGHI0
SMD
发电机
P0/NANTSHORT
P14/NAADET1
P25/NAADET0
P20/TIMEPULSE
P29/GPSMODE12
P27/GPSMODE11
P26/GPSMODE10
P24/GPSMODE8
P23/GPSMODE7
P19/GPSMODE6
P17/GPSMODE5
P13/GPSMODE3
P12/GPSMODE2
P1/GPSMODE0
P9/EXTINT0
P2/BOOT_MODE
P30/AGCOUT0
P8/STATUSLED
PIO2
调节器
建业
SPI
定时器
计数器
P15/ANTON
USART2
特别
功能
P21/TXD2
PIO2
P22/RXD2
PIO2
先进
打断
调节器
USART1
P18/TXD1
P31/RXD1
USB
收发器
看门狗
P16/NEEPROM
USB_DP
USB_DM
B
R
I
D
G
E
USB
ASB
接口
内存
( EBI )
ARM7TDMI
嵌入式
ICE
DBG_EN
nTRST信号
TDI
TDO
TCK
TMS
JTAG
SRAM
128K
只读存储器
384K
PDC2
RESET
调节器
动力
供应
经理
VBAT18
VBAT
LDOBAT_IN
LDO_OUT
LDO_IN
LDO_EN
n重设
3
4891G–GPS–08/08
2.结构概述
2.1
描述
该ATR0622P架构由两个主要公交车,高级系统总线( ASB )和
高级外设总线( APB ) 。在ASB是专为最高性能。这间
面与芯片上的32位存储器的处理器。建业是专为以访问
片上外设和优化了低功耗。在AMBA
Bridge提供
的ASB和APB之间的接口。
片内USART接口/ SPI的片上外设数据控制器( PDC2 )传输数据
和片上和片外存储器,无需处理器干预。最重要的是,该
PDC2删除处理器中断处理开销和显著降低了数
所需的数据传送时钟周期。它可以传输多达64K字节的连续不
重编程的起始地址。其结果是,微控制器的性能
增加和电力消耗降低。
该ATR0622P外设被设计成容易编程用的最小数目
指令。每个外设都有分配上3兆字节的16 KB的地址空间
在4千兆字节的地址空间。 (除中断控制器,它具有4 KB的地址
空间)的外设基地址是其内存空间的最低地址。周边
寄存器组是由控制模式,数据,状态和中断寄存器。
最大化位操作的效率,频繁写入寄存器被映射为三个
存储器位置。第一地址用于设置各个寄存器中的位,第二复位
位,而第三个地址读出存储在寄存器中的值。有一点可以设置或重置
写“1 ”,以在相应的地址中的相应位置。写入“0 ”没有任何效果。
各个位因此,可以不必使用昂贵的读 - 修改 - 写操作和复合改性
位操作指令。
所有片上外设的外部信号是并行I的控制下/ O
( PIO 2 )控制器。该PIO 2控制器可以被编程以插入每个引脚上的输入滤波器或
上产生一个信号变化时产生中断。复位后,用户必须仔细编程PIO2
控制器,以便确定哪个外设信号与芯片外的逻辑连接。
ARM7TDMI处理器工作在上ATR0622P GPS基带小端模式。
该处理器的内部架构和ARM和Thumb指令集介绍
ARM7TDMI的数据表。
ARM标准在线仿真器( ICE )调试接口是通过JTAG / ICE端口支持
在ATR0622P的。
对于ROM固件的功能,请参阅提供的软件文档从u - blox公司,
瑞士。
4
ATR0622P
4891G–GPS–08/08
ATR0622P
3.引脚配置
3.1
引脚
引脚排列QFN56 (顶视图)
图3-1 。
42
43
29
28
ATR0622P
56
1
表3-1 。
引脚名称
CLK23
DBG_EN
GND
LDOBAT_IN
LDO_EN
LDO_IN
LDO_OUT
n重设
nShDn
nSLEEP
nTRST信号
P0
P1
P2
P8
P9
P12
P13
注意事项:
15
14
ATR0622P引脚
QFN56
37
8
(2)
PIN TYPE
IN
IN
IN
IN
IN
IN
OUT
I / O
OUT
OUT
IN
I / O
I / O
I / O
I / O
I / O
I / O
I / O
上拉电阻
(复位值)
(1)
PD
PIO银行A
固件标签
I
O
21
25
20
19
41
26
24
13
40
47
46
48
29
49
32
漏极开路PU
PD
PD
配置的( PD)的
配置的( PD)的
配置的( PD)的
PU为VBAT18
配置的( PU)
PU为VBAT18
NANTSHORT
GPSMODE0
BOOT_MODE
STATUSLED
EXTINT0
GPSMODE2
GPSMODE3
EXTINT1
EXTINT0
NPCS2
AGCOUT1
“0”
“0”
1, PD =内部下拉电阻, PU =内部上拉电阻, OH =切换到输出高复位
2.地平面
3. VBAT18代表了备用电源域的内部电源,见
“电源”第17页。
4. VDDIO是电源电压为下面的GPIO -引脚: P1,P2, P8 ,P12, P14 ,P16, P17 , P18 , P19 ,P20, P21, P23 , P24中,
P25 , P26 , P27和P29 ,见
“电源”第17页。
5. VDD_USB是电源电压下的USB -引脚: USB_DM和USB_DP ,见
“电源”页
17.
用于USB接口的操作,以3.6V电源3.0V是必需的。
6.此引脚没有连接
5
4891G–GPS–08/08
特点
16通道GPS相关器
- 8192箱搜索与GPS采集加速器
- 精度: 2.5米CEP (单机,S / A关闭)
- 首次定位时间: 34秒(冷启动)
- 捕获灵敏度: -140dBm的
- 跟踪灵敏度: -150 dBm的
采用了ARM7TDMI
ARM
拇指
处理器内核
- 高性能32位RISC架构
- 高密度的16位指令集
- 嵌入式ICE
(在线仿真器)
128 KB的内部RAM
384字节内部ROM ,固件版本V5.0
定位技术通过了u-blox提供
6通道外设数据控制器( PDC )
8个优先级,独立可屏蔽的向量中断控制器
- 2个外部中断
24用户可编程I / O线
1个USB设备端口
- 通用串行总线( USB ) V2.0全速设备
嵌入式USB V2.0全速收发器
挂起/恢复逻辑
- 乒乓模式的同步和批量端点
2个USART
- 2专用外设数据控制器( PDC ),每个USART通道
主/从SPI接口
- 2专用外设数据控制器( PDC )通道
- 8位到16位可编程数据长度
- 4外部从芯片选择
可编程看门狗定时器
先进的电源管理控制器( APMC )
- 外设可以单独停用
- 齿轮主时钟,以降低功耗
- 睡眠状态与残疾人士主时钟
- 休眠状态以32.768 kHz的主时钟
实时时钟(RTC)
2.3V至3.6V或1.8V内核电源电压
包括电源监控
1.8V至3.3V用户可定义I / O电压为若干个GPIO具有5V容限
4字节电池备份存储器
8 mm
×
8毫米56引脚QFN56封装
符合RoHS标准,绿色
GPS基带
处理器
ATR0622P1
汽车
摘要
注意:
这是一个总结性文件。
完整的文档可用。
欲了解更多信息,请联系
当地爱特梅尔销售办事处。
4973AS–GPS–12/07
1.描述
将GPS基带处理器ATR0622P1包括一个16通道的GPS相关器,并基于
在ARM7TDMI处理器内核。
该处理器具有一个高性能的32位RISC架构和非常低的功耗
化。此外,大量国内的分组寄存器导致非常快的例外
处理,从而使该器件非常适用于实时控制应用。该ATR0622P1有两个
USART和一个USB设备端口。该端口符合通用串行总线( USB ) V2.0
全速设备规范。
该ATR0622P1包括完整的GPS固件,从u - blox公司,其执行的基本许可
GPS操作,包括跟踪,采集,导航和位置数据输出。对于正常
PVT (位置/速度/时间)的应用,也没有必要对片外闪存或ROM 。
该固件支持如的NMEA
协议( 2.1和2.3 ) ,二进制协议PVT数据,
配置和调试, RTCM协议DGPS , SBAS ( WAAS , EGNOS和MSAS )
和A-GPS (辅助) ,也可以存储在一个可选的外部配置设置
EEPROM 。
该ATR0622P1采用Atmel公司生产
的高密度CMOS技术。通过结合
在ARM7TDMI微控制器内核具有片上SRAM , 16通道GPS相关器,以及广泛
一个单芯片上外设功能齐全, ATR0622P1提供了一个高度灵活和
GPS应用具有成本效益的解决方案。
2
ATR0622P1
4973AS–GPS–12/07
ATR0622P1
图1-1 。
ATR0622P1框图
全球定位系统
加速器
全球定位系统
相关
XT_IN
XT_OUT
先进
动力
管理
换货
调节器
SRAM
RTC
nShDn
nSLEEP
RF_ON
CLK23
SIGLO0
SIGHI0
SMD
发电机
P0/NANTSHORT
P14/NAADET1
P25/NAADET0
P20/TIMEPULSE
P29/GPSMODE12
P27/GPSMODE11
P26/GPSMODE10
P24/GPSMODE8
P23/GPSMODE7
P19/GPSMODE6
P17/GPSMODE5
P13/GPSMODE3
P12/GPSMODE2
P1/GPSMODE0
P9/EXTINT0
P2/BOOT_MODE
P30/AGCOUT0
P8/STATUSLED
PIO2
调节器
建业
SPI
定时器
计数器
P15/ANTON
USART2
特别
功能
P21/TXD2
PIO2
P22/RXD2
PIO2
先进
打断
调节器
USART1
P18/TXD1
P31/RXD1
USB
收发器
看门狗
P16/NEEPROM
USB_DP
USB_DM
B
R
I
D
G
E
USB
ASB
接口
内存
( EBI )
ARM7TDMI
嵌入式
ICE
DBG_EN
nTRST信号
TDI
TDO
TCK
TMS
JTAG
SRAM
128K
只读存储器
384K
PDC2
RESET
调节器
动力
供应
经理
VBAT18
VBAT
LDOBAT_IN
LDO_OUT
LDO_IN
LDO_EN
n重设
3
4973AS–GPS–12/07
2.结构概述
2.1
描述
该ATR0622P1架构由两个主要公交车,高级系统总线( ASB )和
高级外设总线( APB ) 。在ASB是专为最高性能。这间
面与芯片上的32位存储器的处理器。建业是专为以访问
片上外设和优化了低功耗。在AMBA
Bridge提供
的ASB和APB之间的接口。
片内USART接口/ SPI的片上外设数据控制器( PDC2 )传输数据
和片上和片外存储器,无需处理器干预。最重要的是,该
PDC2删除处理器中断处理开销和显著降低了数
所需的数据传送时钟周期。它可以传输多达64K字节的连续不
重编程的起始地址。其结果是,微控制器的性能
增加和电力消耗降低。
该ATR0622P1外设被设计成容易编程以最小数目
的指令。每个外设都有分配上3兆字节的16 KB的地址空间
在4千兆字节的地址空间。 (除中断控制器,它具有4 KB的地址
空间)的外设基地址是其内存空间的最低地址。周边
寄存器组是由控制模式,数据,状态和中断寄存器。
最大化位操作的效率,频繁写入寄存器被映射为三个
存储器位置。第一地址用于设置各个寄存器中的位,第二复位
位,而第三个地址读出存储在寄存器中的值。有一点可以设置或重置
写“1 ”,以在相应的地址中的相应位置。写入“0 ”没有任何效果。
各个位因此,可以不必使用昂贵的读 - 修改 - 写操作和复合改性
位操作指令。
所有片上外设的外部信号是并行I的控制下/ O
( PIO 2 )控制器。该PIO 2控制器可以被编程以插入每个引脚上的输入滤波器或
上产生一个信号变化时产生中断。复位后,用户必须仔细编程PIO2
控制器,以便确定哪个外设信号与芯片外的逻辑连接。
ARM7TDMI处理器工作在上ATR0622P1 GPS基带小端模式。
该处理器的内部架构和ARM和Thumb指令集介绍
ARM7TDMI的数据表。
ARM标准在线仿真器( ICE )调试接口是通过JTAG / ICE端口支持
的ATR0622P1 。
对于ROM固件的功能,请参阅提供的软件文档从u - blox公司,
瑞士。
4
ATR0622P1
4973AS–GPS–12/07
ATR0622P1
3.引脚配置
3.1
引脚
引脚排列QFN56 (顶视图)
42
43
29
28
图3-1 。
ATR0622P1
56
1
14
15
表3-1 。
引脚名称
CLK23
DBG_EN
GND
LDOBAT_IN
LDO_EN
LDO_IN
LDO_OUT
n重设
nShDn
nSLEEP
nTRST信号
P0
P1
P2
P8
P9
P12
P13
注意事项:
ATR0622P1引脚
QFN56
37
8
(2)
PIN TYPE
IN
IN
IN
IN
IN
IN
OUT
I / O
OUT
OUT
IN
I / O
I / O
I / O
I / O
I / O
I / O
I / O
上拉电阻
(复位值)
(1)
PD
PIO银行A
固件标签
I
O
21
25
20
19
41
26
24
13
40
47
46
48
29
49
32
漏极开路PU
PD
PD
配置的( PD)的
配置的( PD)的
配置的( PD)的
PU为VBAT18
配置的( PU)
PU为VBAT18
NANTSHORT
GPSMODE0
BOOT_MODE
STATUSLED
EXTINT0
GPSMODE2
GPSMODE3
EXTINT1
EXTINT0
NPCS2
AGCOUT1
“0”
“0”
1, PD =内部下拉电阻, PU =内部上拉电阻, OH =切换到输出高复位
2.地平面
3. VBAT18表示备用电源域的内部电源。
4. VDDIO是电源电压为下面的GPIO -引脚: P1,P2, P8 ,P12, P14 ,P16, P17 , P18 , P19 ,P20, P21, P23 , P24中,
P25 , P26 , P27和P29 。
5. VDD_USB是电源电压为以下所述的USB引脚: USB_DM和USB_DP 。为USB接口的操作中,支持
3.0V的帘布层,以3.6V是必需的。
6.此引脚没有连接
5
4973AS–GPS–12/07
特点
16通道GPS相关器
- 8192箱搜索与GPS采集加速器
- 精度: 2.5米CEP (单机,S / A关闭)
- 首次定位时间: 34秒(冷启动)
- 捕获灵敏度: -140dBm的
- 跟踪灵敏度: -150 dBm的
采用了ARM7TDMI
ARM
拇指
处理器内核
- 高性能32位RISC架构
- 高密度的16位指令集
- 嵌入式ICE
(在线仿真器)
128 KB的内部RAM
384字节内部ROM ,固件版本V5.0
定位技术通过了u-blox提供
完全可编程的外部总线接口( EBI )
- 8 MB的最大外部地址空间
- 多达4片选
- 软件可编程的8位/ 16位外部数据总线
6通道外设数据控制器( PDC )
8个优先级,独立可屏蔽的向量中断控制器
- 2个外部中断
32个用户可编程I / O线
1个USB设备端口
- 通用串行总线( USB ) V2.0全速设备
嵌入式USB V2.0全速收发器
挂起/恢复逻辑
- 乒乓模式的同步和批量端点
2个USART
- 2专用外设数据控制器( PDC ),每个USART通道
主/从SPI接口
- 2专用外设数据控制器( PDC )通道
- 8位到16位可编程数据长度
- 4外部从芯片选择
可编程看门狗定时器
先进的电源管理控制器( APMC )
- 外设可以单独停用
- 齿轮主时钟,以降低功耗
- 睡眠状态与残疾人士主时钟
- 休眠状态以32.768 kHz的主时钟
实时时钟(RTC)
2.3V至3.6V或1.8V内核电源电压
包括电源监控
1.8V至3.3V用户可定义I / O电压为若干个GPIO具有5V容限
4字节电池备份存储器
9 mm
×
9毫米100引脚BGA封装( LFBGA100 )
符合RoHS标准
GPS基带
处理器
ATR0621P1
汽车
摘要
注意:
这是一个总结性文件。
完整的文档可用。
欲了解更多信息,请联系
当地爱特梅尔销售办事处。
4975BS–GPS–05/08
1.描述
将GPS基带处理器ATR0621P1包括一个16通道的GPS相关器,并基于
在ARM7TDMI处理器内核。
该处理器具有一个高性能的32位RISC架构和非常低的功耗
化。此外,大量国内的分组寄存器导致非常快的例外
处理,从而使该器件非常适用于实时控制应用。该ATR0621P1有两个
USART和一个USB设备端口。该端口符合通用串行总线( USB ) V2.0
全速设备规范。该ATR0621P1具有直接连接到片外存储器,
包括Flash ,通过外部总线接口( EBI ) 。
该ATR0621P1包括完整的GPS固件,从u - blox公司,其执行的基本许可
GPS操作,包括跟踪,采集,导航和位置数据输出。对于正常
PVT (位置/速度/时间)的应用,也没有必要对片外闪存或ROM 。
该固件支持如的NMEA
协议( 2.1和2.3 ) ,二进制协议PVT数据,
配置和调试, RTCM协议DGPS , SBAS ( WAAS , EGNOS和MSAS )
和A -GPS (辅助) 。另外,也可以存储在一个可选的外部配置设置
EEPROM 。
该ATR0621P1是使用Atmel公司生产
高密度CMOS技术。通过combin-
荷兰国际集团的ARM7TDMI微控制器内核具有片上SRAM , 16通道GPS相关器和一个
宽范围的单片芯片上外设功能,在ATR0621P1提供了一个高度灵活性
GPS应用均衡器和具有成本效益的解决方案。
2
ATR0621P1
4975BS–GPS–05/08
ATR0621P1
图1-1 。
框图
nShDn
nSLEEP
XT_IN
XT_OUT
全球定位系统
加速器
全球定位系统
相关
先进
动力
管理
换货
调节器
SRAM
RTC
RF_ON
CLK23
SIGLO0
SIGHI0
SMD
发电机
P0/NANTSHORT
P14/NAADET1
P25/NAADET0
P20/TIMEPULSE
P29/GPSMODE12
P27/GPSMODE11
P26/GPSMODE10
P24/GPSMODE8
P23/GPSMODE7
P19/GPSMODE6
P17/GPSMODE5
P13/GPSMODE3
P12/GPSMODE2
P1/GPSMODE0
P9/EXTINT0
P2/BOOT_MODE
P30/AGCOUT0
P8/STATUSLED
PIO2
调节器
建业
SPI
定时器
计数器
P15/ANTON
USART2
特别
功能
P21/TXD2
PIO2
P22/RXD2
PIO2
先进
打断
调节器
USART1
P18/TXD1
P31/RXD1
USB
收发器
看门狗
EM_A19
EM_A1
EM_DA15
EM_DA0
接口
内存
( EBI )
ASB
ARM7TDMI
嵌入式
ICE
DBG_EN
nTRST信号
TDI
TDO
TCK
TMS
JTAG
SRAM
128K
只读存储器
384K
PDC2
P16/NEEPROM
P11/EM_A21
P28/EM_A20
P10/EM_A0/NLB
P7/NUB/NWR1
P6/NOE/NRD
P5/NWE/NWR0
P4/nCS0
P3/nCS1
USB_DP
USB_DM
B
R
I
D
G
E
USB
RESET
调节器
动力
供应
经理
VBAT18
VBAT
LDOBAT_IN
LDO_OUT
LDO_IN
LDO_EN
n重设
3
4975BS–GPS–05/08
2.结构概述
2.1
描述
该ATR0621P1架构由两个主要公交车,高级系统总线( ASB )和
高级外设总线( APB ) 。在ASB是专为最高性能。这间
面与芯片上的32位存储器和外部存储器和设备的处理器
是指外部总线接口( EBI )的。的APB被设计用于访问片上外设
数常量,并进行了优化,低功耗。在AMBA
桥提供了一个接口
在ASB和APB之间。
片内USART接口/ SPI的片上外设数据控制器( PDC2 )传输数据
和片上和片外存储器,无需处理器干预。最重要的是,该
PDC2删除处理器中断处理开销和显著降低了数
所需的数据传送时钟周期。它可以传输多达64K字节的连续不
重编程的起始地址。其结果是,微控制器的性能
增加和电力消耗降低。
该ATR0621P1外设被设计成容易编程以最小数目
的指令。每个外设都有分配上3兆字节的16 KB的地址空间
在4千兆字节的地址空间。 (除中断控制器,它具有4 KB的地址
空间)的外设基地址是其内存空间的最低地址。周边
寄存器组是由控制模式,数据,状态和中断寄存器。
最大化位操作的效率,频繁写入寄存器被映射为三个
存储器位置。第一地址用于设置各个寄存器中的位,第二复位
位,而第三个地址读出存储在寄存器中的值。有一点可以设置或重置
写“1 ”,以在相应的地址中的相应位置。写入“0 ”没有任何效果。
各个位因此,可以不必使用昂贵的读 - 修改 - 写操作和复合改性
位操作指令。
所有片上外设的外部信号是并行I的控制下/ O
( PIO 2 )控制器。该PIO 2控制器可以被编程以插入每个引脚上的输入滤波器或
上产生一个信号变化时产生中断。复位后,用户必须仔细编程PIO2
控制器,以便确定哪个外设信号与芯片外的逻辑连接。
ARM7TDMI处理器工作在上ATR0621P1 GPS基带小端模式。
该处理器的内部架构和ARM和Thumb指令集介绍
ARM7TDMI的数据表。
ARM标准在线仿真调试接口是通过一个JTAG / ICE端口支持
该ATR0621P1 。
该ROM固件的特点是u-blox的描述在软件中提供的文件
AG ,瑞士。
4
ATR0621P1
4975BS–GPS–05/08
ATR0621P1
3.引脚配置
3.1
引脚
引脚排列LFBGA100 (顶视图)
图3-1 。
A B CDE F GH与信
10
9
8
7
6
5
4
3
2
1
表3-1 。
引脚名称
CLK23
DBG_EN
EM_A1
EM_A2
EM_A3
EM_A4
EM_A5
EM_A6
EM_A7
EM_A8
EM_A9
EM_A10
EM_A11
EM_A12
EM_A13
EM_A14
EM_A15
注意事项:
ATR0621P1
ATR0621P1引脚
LFBGA100
G9
H4
A6
A5
A4
A2
A3
B5
B4
B2
D4
C2
D6
D7
C3
C1
D5
PIN TYPE
IN
IN
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
PD
上拉电阻
(复位值)
(1)
固件标签
PIO银行A
PIO B银行
1, PD =内部下拉电阻, PU =内部上拉电阻, OH =切换到输出高复位
2. VBAT18表示备用电源域的内部电源
3. VDDIO是电源电压为以下GPIO引脚: P1,P2, P8 ,P12, P14 ,P16, P17 , P18 , P19 ,P20, P21, P23 , P24中,
P25 , P26 , P27和P29
4. VDD_USB是电源电压以下的USB引脚: USB_DM和USB_DP 。为USB接口的操作中,支持
3.0V的帘布层,以3.6V是必需的。
5,此引脚没有连接
5
4975BS–GPS–05/08
特点
16通道GPS相关器
- 8192箱搜索与GPS采集加速器
- 精度: 2.5米CEP (单机,S / A关闭)
- 首次定位时间: 34秒(冷启动)
- 捕获灵敏度: -140dBm的
- 跟踪灵敏度: -150 dBm的
采用了ARM7TDMI
ARM
拇指
处理器内核
- 高性能32位RISC架构
- 高密度的16位指令集
- 嵌入式ICE
(在线仿真器)
128 KB的内部RAM
384字节内部ROM ,固件版本V5.0
定位技术通过了u-blox提供
完全可编程的外部总线接口( EBI )
- 8 MB的最大外部地址空间
- 多达4片选
- 软件可编程的8位/ 16位外部数据总线
6通道外设数据控制器( PDC )
8个优先级,独立可屏蔽的向量中断控制器
- 2个外部中断
32个用户可编程I / O线
1个USB设备端口
- 通用串行总线( USB ) V2.0全速设备
嵌入式USB V2.0全速收发器
挂起/恢复逻辑
- 乒乓模式的同步和批量端点
2个USART
- 2专用外设数据控制器( PDC ),每个USART通道
主/从SPI接口
- 2专用外设数据控制器( PDC )通道
- 8位到16位可编程数据长度
- 4外部从芯片选择
可编程看门狗定时器
先进的电源管理控制器( APMC )
- 外设可以单独停用
- 齿轮主时钟,以降低功耗
- 睡眠状态与残疾人士主时钟
- 休眠状态以32.768 kHz的主时钟
实时时钟(RTC)
2.3V至3.6V或1.8V内核电源电压
包括电源监控
1.8V至3.3V用户可定义I / O电压为若干个GPIO具有5V容限
4字节电池备份存储器
9 mm
×
9毫米100引脚BGA封装( LFBGA100 )
符合RoHS标准
GPS基带
处理器
ATR0621P
4890H–GPS–08/08
1.描述
将GPS基带处理器ATR0621P包括一个16通道的GPS相关器,并基于
在ARM7TDMI处理器内核。
该处理器具有一个高性能的32位RISC架构和非常低的功耗
化。此外,大量国内的分组寄存器导致非常快的例外
处理,从而使该器件非常适用于实时控制应用。该ATR0621P有两个
USART和一个USB设备端口。该端口符合通用串行总线( USB ) V2.0
全速设备规范。该ATR0621P具有直接连接到片外存储器,
包括Flash ,通过外部总线接口( EBI ) 。
该ATR0621P包括完整的GPS固件,从u - blox公司,其执行的基本许可
GPS操作,包括跟踪,采集,导航和位置数据输出。对于正常
PVT (位置/速度/时间)的应用,也没有必要对片外闪存或ROM 。
该固件支持如的NMEA
协议( 2.1和2.3 ) ,二进制协议PVT数据,
配置和调试, RTCM协议DGPS , SBAS ( WAAS , EGNOS和MSAS )
和A -GPS (辅助) 。另外,也可以存储在一个可选的外部配置设置
EEPROM 。
该ATR0621P是使用Atmel公司生产
高密度CMOS技术。通过结合
在ARM7TDMI微控制器内核具有片上SRAM , 16通道GPS相关器和宽
一个单芯片上外设功能齐全, ATR0621P提供了一个高度灵活和
GPS应用具有成本效益的解决方案。
2
ATR0621P
4890H–GPS–08/08
ATR0621P
图1-1 。
框图
nShDn
nSLEEP
XT_IN
XT_OUT
全球定位系统
加速器
全球定位系统
相关
先进
动力
管理
换货
调节器
SRAM
RTC
RF_ON
CLK23
SIGLO0
SIGHI0
SMD
发电机
P0/NANTSHORT
P14/NAADET1
P25/NAADET0
P20/TIMEPULSE
P29/GPSMODE12
P27/GPSMODE11
P26/GPSMODE10
P24/GPSMODE8
P23/GPSMODE7
P19/GPSMODE6
P17/GPSMODE5
P13/GPSMODE3
P12/GPSMODE2
P1/GPSMODE0
P9/EXTINT0
P2/BOOT_MODE
P30/AGCOUT0
P8/STATUSLED
PIO2
调节器
建业
SPI
定时器
计数器
P15/ANTON
USART2
特别
功能
P21/TXD2
PIO2
P22/RXD2
PIO2
先进
打断
调节器
USART1
P18/TXD1
P31/RXD1
USB
收发器
看门狗
EM_A19
EM_A1
EM_DA15
EM_DA0
接口
内存
( EBI )
ASB
ARM7TDMI
嵌入式
ICE
DBG_EN
nTRST信号
TDI
TDO
TCK
TMS
JTAG
SRAM
128K
只读存储器
384K
PDC2
P16/NEEPROM
P11/EM_A21
P28/EM_A20
P10/EM_A0/NLB
P7/NUB/NWR1
P6/NOE/NRD
P5/NWE/NWR0
P4/nCS0
P3/nCS1
USB_DP
USB_DM
B
R
I
D
G
E
USB
RESET
调节器
动力
供应
经理
VBAT18
VBAT
LDOBAT_IN
LDO_OUT
LDO_IN
LDO_EN
n重设
3
4890H–GPS–08/08
2.结构概述
2.1
描述
该ATR0621P架构由两个主要公交车,高级系统总线( ASB )和
高级外设总线( APB ) 。在ASB是专为最高性能。这间
面与芯片上的32位存储器和外部存储器和设备的处理器
是指外部总线接口( EBI )的。的APB被设计用于访问片上外设
数常量,并进行了优化,低功耗。在AMBA
桥提供了一个接口
在ASB和APB之间。
片内USART接口/ SPI的片上外设数据控制器( PDC2 )传输数据
和片上和片外存储器,无需处理器干预。最重要的是,该
PDC2删除处理器中断处理开销和显著降低了数
所需的数据传送时钟周期。它可以传输多达64K字节的连续不
重编程的起始地址。其结果是,微控制器的性能
增加和电力消耗降低。
该ATR0621P外设被设计成容易编程用的最小数目
指令。每个外设都有分配上3兆字节的16 KB的地址空间
在4千兆字节的地址空间。 (除中断控制器,它具有4 KB的地址
空间)的外设基地址是其内存空间的最低地址。周边
寄存器组是由控制模式,数据,状态和中断寄存器。
最大化位操作的效率,频繁写入寄存器被映射为三个
存储器位置。第一地址用于设置各个寄存器中的位,第二复位
位,而第三个地址读出存储在寄存器中的值。有一点可以设置或重置
写“1 ”,以在相应的地址中的相应位置。写入“0 ”没有任何效果。
各个位因此,可以不必使用昂贵的读 - 修改 - 写操作和复合改性
位操作指令。
所有片上外设的外部信号是并行I的控制下/ O
( PIO 2 )控制器。该PIO 2控制器可以被编程以插入每个引脚上的输入滤波器或
上产生一个信号变化时产生中断。复位后,用户必须仔细编程PIO2
控制器,以便确定哪个外设信号与芯片外的逻辑连接。
ARM7TDMI处理器工作在上ATR0621P GPS基带小端模式。
该处理器的内部架构和ARM和Thumb指令集介绍
ARM7TDMI的数据表。
ARM标准在线仿真调试接口是通过一个JTAG / ICE端口支持
该ATR0621P 。
该ROM固件的特点是u-blox的描述在软件中提供的文件
AG ,瑞士。
4
ATR0621P
4890H–GPS–08/08
ATR0621P
3.引脚配置
3.1
引脚
引脚排列LFBGA100 (顶视图)
图3-1 。
A B CDE F GH与信
10
9
8
7
6
5
4
3
2
1
表3-1 。
引脚名称
CLK23
DBG_EN
EM_A1
EM_A2
EM_A3
EM_A4
EM_A5
EM_A6
EM_A7
EM_A8
EM_A9
EM_A10
EM_A11
EM_A12
EM_A13
EM_A14
EM_A15
注意事项:
ATR0621P
ATR0621P引脚
LFBGA100
G9
H4
A6
A5
A4
A2
A3
B5
B4
B2
D4
C2
D6
D7
C3
C1
D5
PIN TYPE
IN
IN
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
PD
上拉电阻
(复位值)
(1)
固件标签
PIO银行A
PIO B银行
1, PD =内部下拉电阻, PU =内部上拉电阻, OH =切换到输出高复位
2. VBAT18代表了备用电源域的内部电源,见
“电源”第21页
3. VDDIO是电源电压为以下GPIO引脚: P1,P2, P8 ,P12, P14 ,P16, P17 , P18 , P19 ,P20, P21, P23 , P24中,
P25 , P26 , P27和P29 ,见
“电源”第21页
4. VDD_USB是电源电压以下的USB引脚: USB_DM和USB_DP ,见
“电源”页
21.
用于USB接口的操作,以3.6V电源3.0V是必需的。
5,此引脚没有连接
5
4890H–GPS–08/08
查看更多ATR0622-DK1PDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    ATR0622-DK1
    -
    -
    -
    -
    终端采购配单精选

QQ: 点击这里给我发消息 QQ:5645336 复制
电话:13910052844(微信同步)
联系人:刘先生
地址:北京市海淀区增光路27号院增光佳苑2号楼1单元1102室
ATR0622-DK1
√ 欧美㊣品
▲10/11+
10254
贴◆插
【dz37.com】实时报价有图&PDF
QQ: 点击这里给我发消息 QQ:5645336 复制
电话:13910052844(微信同步)
联系人:刘先生
地址:海淀区增光路27号院增光佳苑2号楼1单元1102室
ATR0622-DK1
√ 欧美㊣品
▲10/11+
10226
贴◆插
【dz37.com】实时报价有图&PDF
查询更多ATR0622-DK1供应信息

深圳市碧威特网络技术有限公司
 复制成功!