特点
利用AVR
增强型RISC结构
121条指令 - 绝大多数为单时钟周期执行
128K字节的系统内可编程的Flash ATmega103的/ L
64K字节的系统内可编程的Flash ATmega603 / L
- SPI接口进行在系统编程
- 耐力： 1000写/擦除周期
4K字节的EEPROM ATmega103的/ L
EEPROM ATmega603 / L的2K字节
- 耐力：100,000写/擦除周期
4K字节的内部SRAM
32个8位通用工作寄存器+外设控制寄存器
32个可编程I / O口线， 8线输出，8个输入线路
可编程串行UART + SPI串行接口
V
CC
供应
- 2.7 - 3.6V ATmega603L / ATmega103L
- 4.0 - 5.5V ATmega603 / ATmega103的
全静态操作
- 0 - 6 MHz的ATmega603 / ATmega103的
- 0 - 4兆赫ATmega603L / ATmega103L
截至6 MIPS的吞吐量在6 MHz
RTC具有独立振荡器
两个8位定时器/计数器具有独立预分频器和PWM
一个16位定时器/计数器具有独立预分频器，比较，捕获模式和
双8，9或10位PWM
可编程看门狗定时器，带有片上振荡器
片上模拟比较器
8通道， 10位ADC
低功耗空闲模式，省电模式和掉电模式
软件可选的时钟频率
编程锁定为软件安全
8-Bit
微控制器
与64K / 128K
字节的系统
可编程
FL灰
ATmega603
ATmega603L
ATmega103
ATmega103L
初步
ATmega103/L
ATmega103/L
引脚配置
TQFP
牧师0945BS -09 / 98
注意：
这是一个总结性文件。有关完整的92
页文档，请访问我们的网站：
1
www.atmel.com
或发送电子邮件至
literature@atmel.com
并要求文学＃ 0945B 。
框图
图1 。
在ATmega603 / 103框图
PF0 - PF7
PA0 - PA7
PC0 - PC7
VCC
GND
PORTF缓冲区
AVCC
数据寄存器
PORTA
DATA DIR 。
REG 。 PORTA
数据寄存器
PORTC
8位数据总线
PORTA驱动器/缓冲区
PORTC DRIVERS
模拟多路复用器
ADC
AGND
AREF
国内
振荡器
振荡器
XTAL1
XTAL1
节目
计数器
堆
指针
看门狗
定时器
TOSC2
振荡器
节目
FL灰
SRAM
单片机控制
注册
时间和
控制
TOSC1
指令
注册
一般
用途
注册
X
Y
Z
定时器/
计数器
RESET
ALE
WR
RD
指令
解码器
打断
单位
控制
线
ALU
EEPROM
状态
注册
程序设计
逻辑
笔
SPI
UART
类似物
比较
数据寄存器
PORTE
DATA DIR 。
REG 。 PORTE
数据寄存器
PORTB
DATA DIR 。
REG 。 PORTB
数据寄存器
PORTD
DATA DIR 。
REG 。 PORTD
+
-
VCC
PORTE驱动器/缓冲区
PORTB驱动器/缓冲区
PORTD驱动器/缓冲区
GND
PE0 - PE7
PB0 - PB7
PD0 - PD7
描述
在ATmega603 / 103是一种低功耗8位CMOS单片机
控制器基于所
AVR
增强的RISC架构。通过
执行中的一个时钟周期有力的指示，所述
ATmega603 / 103的数据吞吐率1
MIPS每MHz使系统设计师能够优化
功耗和处理速度之间。
AVR内核是基于增强型RISC架构
它结合了32个通用丰富的指令集
工作寄存器。所有的32个寄存器是直接CON-
连接至算术逻辑单元（ ALU ） ，允许两个
独立的寄存器中的一个单一的指令进行访问
在一个时钟周期中执行和灰。由此产生的建筑
2
更高效的代码，同时实现最高至10
时间比传统的CISC微控制器快。
在ATmega603 / 103提供了以下功能：
64K / 128K字节的系统内可编程Flash ， 2K / 4K
字节的EEPROM ， 4K字节SRAM ， 32个通用I / O
线， 8线输入， 8输出线， 32个通用
工作寄存器，4个灵活的定时器/计数器与比较
模式和PWM ， UART ，可编程看门狗定时器
与内部振荡器，一个SPI串行端口和三个软件
选择的省电模式。空闲模式下停止
CPU ，而SRAM ，定时器/计数器， SPI端口
和中断系统继续工作。电源
ATmega603 （L）和ATmega103的（L）的
ATmega603 （L）和ATmega103的（L）的
掉电模式保存登记内容，但冻结
振荡器，禁用所有其他芯片功能，直到下一个
中断或硬件复位。在省电模式下，定时器
振荡器继续运行，允许用户保持一个
同时，该设备的其他部分处于休眠状态计时器基地。
该器件采用Atmel的高密度生产
非易失性存储器技术。片上的ISP闪存
允许程序存储器，以在系统重新编程
通过串行接口或通过一个常规的非易失
编程器。通过将8位RISC CPU
具有ISP功能的Flash单片芯片上的大阵中，
Atmel的ATmega603 / 103是一个功能强大的单片机
提供了一个高度灵活和具有成本效益的解决方案
许多嵌入式控制应用。
在ATmega603 / 103 AVR具有一整套
编程与系统开发工具，包括： C编译
编制者，宏汇编，程序调试器/软件
在线仿真器和评估板。
端口A在使用作为复用的地址/数据总线
外部SRAM 。
端口B （ PB7..PB0 ）
端口B为8位双向I / O引脚的内部上拉
电阻器。端口B输出缓冲器可吸收20毫安。如
输入端口的引脚被外部拉低，将输出
当前，如果上拉电阻器被激活。
端口B也可以用做其他不同的特殊功能。
端口C （ PC7..PC0 ）
端口C为8位输出端口。端口C的输出缓冲器可
沉20毫安。
端口C也可以使用外部时，作为地址输出
SRAM 。
端口D （ PD7..PD0 ）
端口D为8位双向I / O和内部上拉口
电阻器。该端口D输出缓冲器可吸收20毫安。如
输入端口D引脚被外部拉低时将输出
当前，如果上拉电阻器被激活。
端口D也可以用做其他不同的特殊功能。
端口E （ PE7..PE0 ）
端口E为8位双向I / O和内部上拉口
电阻器。在E口输出缓冲器可吸收20毫安。如
输入端口E引脚被外部拉低时将输出
当前，如果上拉电阻器被激活。
端口E也可以用做其他不同的特殊功能。
端口F （ PF7..PF0 ）
端口F是一个8位的输入端口。端口F也可作为模拟
登录输入的ADC。
RESET
输入。该引脚上的低两个机器周期，而
振荡器运行复位设备。
XTAL1
输入到振荡器反相放大器和输入到
内部时钟工作电路。
XTAL2
振荡器反相放大器的输出ER
TOSC1
输入到反向定时器/计数器振荡放大器
TOSC2
从反相定时器/计数器振荡器放大器的输出
WR
外部SRAM写选通。
RD
外部SRAM读选通。
ALE
ALE为地址锁存使能时使用的外部
内存启用。在ALE的选通脉冲用来锁存
低位地址（8位）为在地址锁存器
之间的ATmega 603和比较
用ATmega 103
在ATmega603具有64K字节的系统内可编
BLE的Flash ， 2K字节的EEPROM和4K字节的内部
SRAM 。在ATmega603没有ELPM指令
化。
该ATmega103的具有128K字节的系统内编程
梅布尔闪存， 4K字节的EEPROM和4K字节的间
最终SRAM 。该ATmega103的有ELPM指令，
要达到的闪存存储器的上半部分为
常数表查找。
表1总结了不同的存储器大小为两
设备。
表1中。
内存大小摘要
部分
ATmega603
ATmega103
FL灰
64K字节
128K字节
EEPROM
2K字节
4K字节
SRAM
4K字节
4K字节
引脚说明
VCC
电源电压
GND
地
端口A （ PA7..PA0 ）
端口A为8位双向I / O口。端口引脚可以亲
韦迪内部上拉电阻（选择的每一位） 。该
A口输出缓冲器可吸收20毫安，可驱动LED
直接显示。当引脚PA口用作输入
并被外部拉低时将输出电流，如果
内部上拉电阻器被激活。
3
第一存取周期，而AD0-7引脚用于数据
在第二个访问周期。
AV
CC
这是电源电压的A / D转换器。它应该是
从外部连接到V
CC
通过一个低通滤波器。看
第53页上的ADC的操作细节。
AREF
这是为ADC转换器将模拟参考输入。
对于ADC业务，范围AGND到AVCC电压
必须应用到该引脚。
AGND
如果电路板有独立的模拟地平面，该引脚
应连接到该接地平面。否则，连续的
NECT到GND 。
笔
这是一个编程使能引脚为低电压系列
编程模式。通过加电期间保持该引脚为低电平
上电复位时，器件将进入串行编程
模式。
网络连接gure 3 。
外部时钟配置
NC
XTAL2
外
振荡器
信号
XTAL1
GND
ATmega603 / 103体系结构概述
快速访问寄存器文件包括32个8位的一般用途
造成工作寄存器，一个时钟周期访问
时间。这意味着在一个单独的时钟周期， 1
被执行的ALU （算术逻辑单元）的操作。两
操作数是从寄存器文件输出，该操作是
执行，并将结果存回寄存器文件 -
在一个时钟周期。
六的32个寄存器可被用作3个16位的间接
地址寄存器指针以寻址数据空间 -
实现高效的地址运算。之一的三
地址指针也被用来作为地址指针为
常数表查找功能。这些附加的功能稳压
存器是16位的X寄存器， Y寄存器和Z寄存器。
ALU支持的算术运算和逻辑功能
注册或以及寄存器和常数之间。稳压单
存器操作也执行了ALU 。图4
显示了ATmega603 / 103 AVR增强型RISC微
控制器架构。
除了寄存器的操作，传统的MEM-
储器寻址模式可以在寄存器文件中使用
很好。这是由以下事实寄存器文件是启用
分配32最下面的数据空间地址，从而允许
荷兰国际集团它们进行访问，就好像它们是普通
存储器位置。
在I / O存储器空间包含64个地址， CPU
外设的控制寄存器，定时器/计数器，
A / D转换器，以及其他I / O功能。在I / O存储器
可直接访问，或为数据空间位置
下面这些寄存器文件20元 - $ 5F 。
晶体振荡器
XTAL1和XTAL2是一个输入和输出，分别
相放大器，可以使用被配置为
片上振荡器，如图2.任何一个石英
晶体或陶瓷谐振器都可以使用。驱动
装置从外部时钟源， XTAL2要保持
悬空而XTAL1驱动，如图3 。
对于定时振荡器引脚， OSC1和OSC2 ，晶体
直接引脚之间的连接。无需外部电容
需要器。振荡器与一个应用进行了优化
32,768Hz手表晶体。施加外部时钟信号
该引脚变为通过具有频带 - 相同放大器
宽度256KHz的的。因此，外部时钟信号应
是在间隔为0Hz - 256KHz的。
图2中。
振荡器连接
C2
XTAL2
C1
XTAL1
GND
4
ATmega603 （L）和ATmega103的（L）的
ATmega603 （L）和ATmega103的（L）的
图4中。
在ATmega603 / 103 AVR增强型RISC结构
AVR单片机ATmega603 / 103架构
数据总线8位
32K / 64K ×16
节目
内存
节目
计数器
状态
与测试
指令
注册
32 x 8
一般
用途
注册
外设
指令
解码器
IndirectAddressing
DirectAddressing
ALU
控制线
4K ×8
数据
SRAM
2K / 4K ×8
EEPROM
AVR采用了哈佛结构的概念 - 与另行
回忆率和公共汽车的程序和数据。亲
程序存储器是通过一级流水线运行。
当一个指令正在执行时，下一条指令
从程序存储器预取。这个概念
能够在每个时钟周期中执行的指令。
程序存储器是系统内可编程闪存
内存。除了少数例外， AVR指令有
单个16位字格式，这意味着每一个程序
内存地址包含一个16位指令。
在中断和调用子程序的返回地址
程序计数器（ PC）保存在堆栈中。堆栈
有效地分配在通用数据SRAM ，以及随之
吸收的敷料堆栈大小仅受限于SRAM的大小
与SRAM的使用情况。所有的用户程序必须初始
IZE在复位程序的SP （子程序或跨前
中断与执行） 。 16位堆栈指针SP是
读/写在I / O空间。
4000字节的数据SRAM可以轻松访问
通过在5种不同的寻址模式
AVR架构。
一个灵活的中断模块已在其控制寄存器
与全局中断I / O空间允许的位
状态寄存器。所有不同的中断有另行
在该中断向量表率的中断向量
开始的程序存储器。不同的中断
按照自己的中断向量位置的优先级
化。下的中断向量地址，较高的
优先级。
在AVR架构中的存储空间都是线性的
和普通的存储器映射。
通用寄存器文件
图5示出的32个通用的结构
工作寄存器在CPU中。
5
QQ：2880707522 复制
