【特点高性能，低功耗的AVR8位微控制器先进的RISC架构- 133条指令 - 绝大多数为单时钟周期执】,IC型号ATMEGA128L-8AU,ATMEGA128L-8AU PDF资料,ATMEGA128L-8AU经销商,ic,电子元器件-51电子网

特点

高性能，低功耗的AVR

8位微控制器

先进的RISC架构

- 133条指令 - 绝大多数为单时钟周期执行

- 32个8位通用工作寄存器+外设控制寄存器

全静态工作

- 高达16 MIPS的吞吐量，在16兆赫

- 片上2周期乘法器

高耐用性非易失性内存段

- 对在系统内可编程闪存程序存储器128K字节

- 4K字节的EEPROM

- 4K字节的片内SRAM

- 写/擦除周期：10,000闪存/ EEPROM 100000

- 数据保存： / 20年85°C百年，在25℃

(1)

- 可选Boot代码区具有独立锁定位

在系统编程通过片上引导程序

真正的同时读 - 写操作

- 高达64K字节的可选外部存储器空间

- 可以对锁定的软件安全

- SPI接口进行在系统编程

JTAG （ IEEE 1149.1标准兼容）接口

- 边界扫描功能根据JTAG标准

- 广泛的片上调试支持

- 对Flash ， EEPROM ，熔丝位和锁定位通过JTAG接口编程

外设特性

- 两个8位定时器/计数器具有独立预分频器和比较模式

- 两个扩展的16位定时器/计数器具有独立预分频器，比较模式和

捕捉模式

- 实时计数器具有独立振荡器

- 两个8位PWM通道

- 6个PWM通道，可编程解决方案，从2至16位

- 输出比较调制器

- 8通道， 10位ADC

8个单端通道

7个差分通道

2个差分通道具有可编程增益1倍， 10倍， 200倍或

- 面向字节的两线串行接口

- 两个可编程的串行USART接口

- 主/从SPI串行接口

- 可编程看门狗定时器，带有片上振荡器

- 片上模拟比较器

单片机特性

- 上电复位和可编程欠压检测

- 内部标定RC振荡器

- 外部和内部中断源

- 六个睡眠模式：空闲模式， ADC噪声抑制，省电，掉电，待机，以及

延长待机

- 软件可选的时钟频率

- ATmega103兼容模式通过熔丝选择

- 全球拉禁用

I / O和封装

- 53可编程I / O线

- 64引脚TQFP和64片QFN / MLF

工作电压

- 2.7 - 5.5V ATmega128L的

- 4.5 - 5.5V ATmega128的

速度等级

- 0 - 8 MHz的ATmega128L的

- 0 - 16 MHz的ATmega128的

8-bit

微控制器

有128K字节

在系统

可编程

FL灰

ATmega128

ATmega128L

注意：

不推荐在新

设计。

牧师2467S -AVR- 7月9日

注意：

其引脚排列图适用于TQFP与MLF封装。在QFN / MLF底部垫

包装应焊接到地上。

概观

ATmega128的是基于增强型RISC AVR的低功耗8位CMOS微控制器

架构。通过在单个时钟周期内执行强大的指令， ATmega128的

的数据吞吐率高达1 MIPS每MHz使系统设计师能够优化

功耗和处理速度之间。

ATmega128

2467S–AVR–07/09

（ OC2 / OC1C ） PB7

TOSC2/PG3

TOSC1/PG4

RESET

VCC

GND

XTAL2

XTAL1

（ SCL / INT0 ） PD0

（ SDA / INT1 ） PD1

（ RXD1 / INT2 ） PD2

（ TXD1 / INT3 ） PD3

（ ICP1 ） PD4

（ XCK1 ） PD5

（T1）， PD6

（T2）的PD7

笔

RXD0 / （ PDI ） PE0

（ TXD0 / PDO ） PE1

（ XCK0 / AIN0 ） PE2

（ OC3A / AIN1 ） PE3

（ OC3B / INT4 ） PE4

（ OC3C / INT5 ） PE5

（ T3 / INT6 ） PE6

（ ICP3 / INT7 ） PE7

（ SS ） PB0

（ SCK ） PB1

（ MOSI ） PB2

（ MISO ） PB3

（ OC0 ） PB4

（ OC1A ） PB5

（ OC1B ） PB6

AVCC

GND

AREF

PF0 （ ADC0 ）

PF1 （ ADC1 ）

PF2 （ ADC2 ）

PF3 （ ADC3 ）

PF4 （ ADC4 / TCK ）

PF 5 （ ADC5 / TMS）

PF6 （ ADC6 / TDO ）

PF7 （ ADC7 / TDI ）

GND

VCC

PA0 （ AD0 ）

PA1 （ AD1 ）

PA2 （ AD2 ）

PA3 （ AD3 ）

PA4 （ AD4 ）

PA5 （ AD5 ）

PA6 （ AD6 ）

PA7 （ AD7 ）

PG2(ALE)

PC7 （ A15 ）

PC6 （ A14 ）

PC5 （ A13 ）

PC4 （ A12 ）

PC3 （A11）

PC2 （A10）

PC1 （A9）

PC0 （A8）

PG1(RD)

PG0(WR)

针

CON连接gurations

图1 。

ATmega128的引脚排列

ATmega128

框图

图2中。

框图

PF0 - PF7

PA0 - PA7

PC0 - PC7

VCC

GND

PORTF DRIVERS

PORTA DRIVERS

PORTC DRIVERS

数据寄存器

PORTF

DATA DIR 。

REG 。 PORTF

数据寄存器

PORTA

DATA DIR 。

REG 。 PORTA

数据寄存器

PORTC

DATA DIR 。

REG 。 PORTC

8位数据总线

AVCC

AGND

AREF

节目

计数器

堆

指针

看门狗

定时器

ADC

国内

振荡器

CALIB 。 OSC

振荡器

JTAG TAP

振荡器

片上调试

节目

FL灰

SRAM

单片机控制

时间和

控制

Boundary-

扫描

指令

一般

用途

定时器/

计数器

笔

程序设计

逻辑

指令

解码器

打断

单位

控制

线

ALU

EEPROM

状态

USART0

SPI

USART1

两线串行

接口

类似物

比较

数据寄存器

PORTE

DATA DIR 。

REG 。 PORTE

数据寄存器

PORTB

DATA DIR 。

REG 。 PORTB

数据寄存器

PORTD

DATA DIR 。

REG 。 PORTD

数据寄存器。

PORTG

DATA DIR 。

REG 。 PORTG

PORTE DRIVERS

PORTB DRIVERS

PORTD DRIVERS

PORTG DRIVERS

PE0 - PE7

PB0 - PB7

PD0 - PD7

PG0 - PG4

RESET

XTAL1

XTAL2

2467S–AVR–07/09

AVR内核具有丰富的指令集和32个通用工作寄存器。所有

32个寄存器是直接连接到所述算术逻辑单元（ALU），允许两个独立的

寄存器中在一个时钟周期中执行一个指令来访问。由此产生的

架构提高了代码效率，同时实现最高至10倍，比CON-快

常规CISC微控制器。

ATmega128的提供以下功能：对系统内可编程闪存128K字节

与同时读 - 写能力， 4K字节的EEPROM ， 4K字节SRAM ， 53个通用I / O

线， 32个通用工作寄存器，实时计数器（ RTC ），四个灵活的定时器/国家

TER值具有比较模式和PWM ， 2个USART ，一个面向字节的两线串行接口，一个8

通道， 10位ADC ，可编程增益可选的差分输入级，可编

BLE看门狗定时器具有片内振荡器，一个SPI串行端口， IEEE标准。 1149.1标准

JTAG测试接口，也可用于访问片上调试系统及编程

六个可以通过软件进行选择的省电模式。在空闲模式下，CPU停止工作，允许

SRAM ，定时器/计数器， SPI端口以及中断系统继续工作。掉电

模式保存登记内容，但冻结振荡器，禁用所有其他芯片功能

直到下一个中断或硬件复位。在省电模式下，异步定时器contin-

的UE来运行，允许用户保持一个时间基准，而该装置的其余部分处于休眠状态。

ADC噪声抑制模式时终止CPU和除了异步的所有I / O模块

定时器和ADC ，以降低ADC转换噪声。在待机模式下，

晶体/陶瓷振荡器运行时，该设备的其他部分处于休眠状态。这让很

快速启动结合了低功耗。在扩展Standby模式下，主

振荡器和异步定时器继续运行。

该器件采用Atmel的高密度非易失性存储器技术制造。在导通

片内ISP Flash允许程序存储器通过一个SPI串行进行在系统编程

接口，通过一个常规的非易失性存储器编程，或者通过一个片上的引导程序

在AVR内核上运行。引导程序可以使用任意接口将应用程序下载

程序中的应用程序的Flash存储器中。在引导Flash软件将继续运行

而应用Flash区更新，提供真正的同时读 - 写操作。通过

一个单芯片上结合了8位RISC CPU与系统内可编程闪存，

Atmel的ATmega128的是一个功能强大的单片机，它提供了高度灵活和成本effec-

略去解决许多嵌入式控制应用。

ATmega128的AVR具有一整套的编程与系统开发工具

其中包括： C语言编译器，宏汇编，程序调试器/软件仿真器，

和评估板。

ATmega103的和

ATmega128

兼容性

ATmega128的是一个高度复杂的微控制器，其I / O位置超数

塞德斯在AVR指令集所保留的64个I / O位置。为了保证向后兼容性

与ATmega103的，存在于ATmega103的所有I / O单元具有在同一位置

ATmega128的。大多数额外的I / O位置添加一个扩展I / O空间$ 60起

到$ FF （即，在ATmega103的内部RAM空间）。这些位置可以通过使用可达到

LD / LDS / LDD和ST / STS / STD指令只，不使用IN和OUT指令。在重定位

内部RAM空间的阳离子仍可以用于ATmega103的用户的一个问题。此外，该

中断向量的数量增加可能是一个问题，如果代码使用绝对地址。

为了解决这些问题，一个ATmega103兼容模式可以通过编程来选择

熔丝位M103C 。在这种模式中，没有一个在扩展的I / O空间的功能都在使用，所以在

内部RAM位于在ATmega103的。此外，扩展中断向量被除去。

ATmega128工作与ATmega103的100 ％引脚兼容，并且可以在替换ATmega103的

目前的印刷电路板。本应用笔记“用ATmega128代替ATmega103 ”

描述了用户应该知道用的ATmega128取代ATmega103的了。

ATmega128

2467S–AVR–07/09

ATmega128

ATmega103

兼容模式

通过编程熔丝位M103C ， ATmega128的将是与ATmega103的兼容

关于RAM ， I / O管脚和中断向量，如上所述。然而，一些新为特色的

ATmega128的Tures的不在此兼容模式，这些特性列举如下：

一个USART ，而不是两个，异步模式。只有八个至少显著的比特

波特率寄存器可用。

一个16位定时器/计数器，两个比较寄存器，而不是2个16位定时器/计数器

有三个比较寄存器。

不支持两线串行接口。

端口C只能输出。

端口G只有第二功能（不是一般的I / O端口）。

端口F只能在另外作为数字输入的模拟输入到ADC。

不支持Boot Loader的功能。

这是不是可以调整内部校准RC振荡器的频率。

外部存储器接口不能释放地址引脚用于通用I / O ，没有

配置不同的等待状态，以不同的外部存储器地址段。

只有EXTRF和PORF存在MCUCSR 。

不需要看门狗超时变化时序。

外部中断引脚3 - 0作为级别仅中断。

USART没有FIFO缓冲区，因此数据溢出更早到来。

此外，还有其他一些细微的差别，使其更兼容ATmega103的：

未使用的I / ATmega103的O位应写为0，以确保ATmega128的相同的操作。

引脚说明

VCC

GND

端口A （ PA7..PA0 ）

数字供电电压。

地面上。

端口A为8位双向I / O和内部上拉电阻（选择的每一位）端口。该

A口输出缓冲器有两个和吸收大电流对称的驱动特性

能力。作为输入，端口A管脚被外部拉低时将输出电流上拉

电阻器被激活。在端口A引脚处于三态时，复位过程中，

即使系统时钟没有运行。

端口A也可以用做其他不同的特殊功能的ATmega128的功能作为上市

页面

73.

端口B （ PB7..PB0 ）

端口B为8位双向I / O和内部上拉电阻（选择的每一位）端口。该

端口B输出缓冲器有两个和吸收大电流对称的驱动特性

能力。作为输入使用时，端口B引脚被外部电路拉低时将输出电流上拉

电阻器被激活。端口的引脚处于三态，当复位过程中，

即使系统时钟没有运行。

端口B也可以用做其他不同的特殊功能的ATmega128的功能作为上市

页面

74.

端口C （ PC7..PC0 ）

端口C为8位双向I / O和内部上拉电阻（选择的每一位）端口。该

端口C的输出缓冲器有两个和吸收大电流对称的驱动特性

能力。作为输入使用时，端口C引脚被外部电路拉低时将输出电流上拉

2467S–AVR–07/09

特点

高性能，低功耗的AVR

8位微控制器

先进的RISC架构

- 133条指令 - 绝大多数为单时钟周期执行

- 32个8位通用工作寄存器+外设控制寄存器

全静态工作

- 高达16 MIPS的吞吐量，在16兆赫

- 片上2周期乘法器

高耐用性非易失性内存段

- 对在系统内可编程闪存程序存储器128K字节

- 4K字节的EEPROM

- 4K字节的片内SRAM

- 写/擦除周期：10,000闪存/ EEPROM 100000

- 数据保存： / 20年85°C百年，在25℃

(1)

- 可选Boot代码区具有独立锁定位

在系统编程通过片上引导程序

真正的同时读 - 写操作

- 高达64K字节的可选外部存储器空间

- 可以对锁定的软件安全

- SPI接口进行在系统编程

JTAG （ IEEE 1149.1标准兼容）接口

- 边界扫描功能根据JTAG标准

- 广泛的片上调试支持

- 对Flash ， EEPROM ，熔丝位和锁定位通过JTAG接口编程

外设特性

- 两个8位定时器/计数器具有独立预分频器和比较模式

- 两个扩展的16位定时器/计数器具有独立预分频器，比较模式和

捕捉模式

- 实时计数器具有独立振荡器

- 两个8位PWM通道

- 6个PWM通道，可编程解决方案，从2至16位

- 输出比较调制器

- 8通道， 10位ADC

8个单端通道

7个差分通道

2个差分通道具有可编程增益1倍， 10倍， 200倍或

- 面向字节的两线串行接口

- 两个可编程的串行USART接口

- 主/从SPI串行接口

- 可编程看门狗定时器，带有片上振荡器

- 片上模拟比较器

单片机特性

- 上电复位和可编程欠压检测

- 内部标定RC振荡器

- 外部和内部中断源

- 六个睡眠模式：空闲模式， ADC噪声抑制，省电，掉电，待机，以及

延长待机

- 软件可选的时钟频率

- ATmega103兼容模式通过熔丝选择

- 全球拉禁用

I / O和封装

- 53可编程I / O线

- 64引脚TQFP和64片QFN / MLF

工作电压

- 2.7 - 5.5V ATmega128L的

- 4.5 - 5.5V ATmega128的

速度等级

- 0 - 8 MHz的ATmega128L的

- 0 - 16 MHz的ATmega128的

8-bit

微控制器

有128K字节

在系统

可编程

FL灰

ATmega128

ATmega128L

牧师2467R -AVR- 6月8日

注意：

其引脚排列图适用于TQFP与MLF封装。在QFN / MLF底部垫

包装应焊接到地上。

概观

ATmega128的是基于增强型RISC AVR的低功耗8位CMOS微控制器

架构。通过在单个时钟周期内执行强大的指令， ATmega128的

的数据吞吐率高达1 MIPS每MHz使系统设计师能够优化

功耗和处理速度之间。

ATmega128

2467R–AVR–06/08

（ OC2 / OC1C ） PB7

TOSC2/PG3

TOSC1/PG4

RESET

VCC

GND

XTAL2

XTAL1

（ SCL / INT0 ） PD0

（ SDA / INT1 ） PD1

（ RXD1 / INT2 ） PD2

（ TXD1 / INT3 ） PD3

（ ICP1 ） PD4

（ XCK1 ） PD5

（T1）， PD6

（T2）的PD7

笔

RXD0 / （ PDI ） PE0

（ TXD0 / PDO ） PE1

（ XCK0 / AIN0 ） PE2

（ OC3A / AIN1 ） PE3

（ OC3B / INT4 ） PE4

（ OC3C / INT5 ） PE5

（ T3 / INT6 ） PE6

（ ICP3 / INT7 ） PE7

（ SS ） PB0

（ SCK ） PB1

（ MOSI ） PB2

（ MISO ） PB3

（ OC0 ） PB4

（ OC1A ） PB5

（ OC1B ） PB6

AVCC

GND

AREF

PF0 （ ADC0 ）

PF1 （ ADC1 ）

PF2 （ ADC2 ）

PF3 （ ADC3 ）

PF4 （ ADC4 / TCK ）

PF 5 （ ADC5 / TMS）

PF6 （ ADC6 / TDO ）

PF7 （ ADC7 / TDI ）

GND

VCC

PA0 （ AD0 ）

PA1 （ AD1 ）

PA2 （ AD2 ）

PA3 （ AD3 ）

PA4 （ AD4 ）

PA5 （ AD5 ）

PA6 （ AD6 ）

PA7 （ AD7 ）

PG2(ALE)

PC7 （ A15 ）

PC6 （ A14 ）

PC5 （ A13 ）

PC4 （ A12 ）

PC3 （A11）

PC2 （A10）

PC1 （A9）

PC0 （A8）

PG1(RD)

PG0(WR)

针

CON连接gurations

图1 。

ATmega128的引脚排列

ATmega128

框图

图2中。

框图

PF0 - PF7

PA0 - PA7

PC0 - PC7

VCC

GND

PORTF DRIVERS

PORTA DRIVERS

PORTC DRIVERS

数据寄存器

PORTF

DATA DIR 。

REG 。 PORTF

数据寄存器

PORTA

DATA DIR 。

REG 。 PORTA

数据寄存器

PORTC

DATA DIR 。

REG 。 PORTC

8位数据总线

AVCC

AGND

AREF

节目

计数器

堆

指针

看门狗

定时器

ADC

国内

振荡器

CALIB 。 OSC

振荡器

JTAG TAP

振荡器

片上调试

节目

FL灰

SRAM

单片机控制

时间和

控制

Boundary-

扫描

指令

一般

用途

定时器/

计数器

笔

程序设计

逻辑

指令

解码器

打断

单位

控制

线

ALU

EEPROM

状态

USART0

SPI

USART1

两线串行

接口

类似物

比较

数据寄存器

PORTE

DATA DIR 。

REG 。 PORTE

数据寄存器

PORTB

DATA DIR 。

REG 。 PORTB

数据寄存器

PORTD

DATA DIR 。

REG 。 PORTD

数据寄存器。

PORTG

DATA DIR 。

REG 。 PORTG

PORTE DRIVERS

PORTB DRIVERS

PORTD DRIVERS

PORTG DRIVERS

PE0 - PE7

PB0 - PB7

PD0 - PD7

PG0 - PG4

RESET

XTAL1

XTAL2

2467R–AVR–06/08

AVR内核具有丰富的指令集和32个通用工作寄存器。所有

32个寄存器是直接连接到所述算术逻辑单元（ALU），允许两个独立的

寄存器中在一个时钟周期中执行一个指令来访问。由此产生的

架构提高了代码效率，同时实现最高至10倍，比CON-快

常规CISC微控制器。

ATmega128的提供以下功能：对系统内可编程闪存128K字节

与同时读 - 写能力， 4K字节的EEPROM ， 4K字节SRAM ， 53个通用I / O

线， 32个通用工作寄存器，实时计数器（ RTC ），四个灵活

定时器/计数器具有比较模式和PWM ， 2个USART ，一个面向字节的两线串行

接口，一个8通道， 10位ADC ，可编程可选差分输入级

增益可编程看门狗定时器具有片内振荡器，一个SPI串行端口， IEEE标准。

1149.1标准的JTAG测试接口，也可用于访问片上调试系统

编程和六个软件选择的省电模式。在空闲模式时CPU停止工作

而SRAM ，定时器/计数器， SPI端口以及中断系统继续功能 -

ING 。在掉电模式保存登记内容，但冻结振荡器，禁止所有

其他芯片功能，直到下一个中断或硬件复位。在省电模式下，异步

异步的定时器继续运行，允许用户保持一个时间基准而将其余的

设备处于睡眠状态。 ADC噪声抑制模式时终止CPU和除了所有的I / O模块

异步定时器和ADC ，以降低ADC转换噪声。在待机

模式下，晶振/谐振振荡器运行时，该设备的其他部分处于休眠状态。这

允许非常快速的启动相结合，功耗低。在扩展Standby模式下，

无论是主振荡器和异步定时器继续运行。

该器件采用Atmel的高密度非易失性存储器技术制造。在导通

片内ISP Flash允许程序存储器通过一个SPI串行进行在系统编程

接口，通过一个常规的非易失性存储器编程，或者通过一个片上的引导程序

在AVR内核上运行。引导程序可以使用任意接口将应用程序下载

程序中的应用程序的Flash存储器中。在引导Flash软件将继续运行

而应用Flash区更新，提供真正的同时读 - 写操作。通过

一个单芯片上结合了8位RISC CPU与系统内可编程闪存，

Atmel的ATmega128的是一个功能强大的单片机，它提供了高度灵活和成本effec-

略去解决许多嵌入式控制应用。

ATmega128的AVR具有一整套的编程与系统开发工具

其中包括： C语言编译器，宏汇编，程序调试器/软件仿真器，

和评估板。

ATmega103的和

ATmega128

兼容性

ATmega128的是一个高度复杂的微控制器，其I / O位置超数

塞德斯在AVR指令集所保留的64个I / O位置。为了保证向后兼容性

与ATmega103的，存在于ATmega103的所有I / O单元具有在同一位置

ATmega128的。大多数额外的I / O位置添加一个扩展I / O空间$ 60起

到$ FF （即，在ATmega103的内部RAM空间）。这些位置可以通过使用可达到

LD / LDS / LDD和ST / STS / STD指令只，不使用IN和OUT指令。在重定位

内部RAM空间的阳离子仍可以用于ATmega103的用户的一个问题。此外，该

中断向量的数量增加可能是一个问题，如果代码使用绝对地址。

为了解决这些问题，一个ATmega103兼容模式可以通过编程来选择

熔丝位M103C 。在这种模式中，没有一个在扩展的I / O空间的功能都在使用，所以在

内部RAM位于在ATmega103的。此外，扩展中断向量被除去。

ATmega128工作与ATmega103的100 ％引脚兼容，并且可以在替换ATmega103的

目前的印刷电路板。本应用笔记“用ATmega128代替ATmega103 ”

描述了用户应该知道用的ATmega128取代ATmega103的了。

ATmega128

2467R–AVR–06/08

ATmega128

ATmega103

兼容模式

通过编程熔丝位M103C ， ATmega128的将是与ATmega103的兼容

关于RAM ， I / O管脚和中断向量，如上所述。然而，一些新为特色的

ATmega128的Tures的不在此兼容模式，这些特性列举如下：

一个USART ，而不是两个，异步模式。只有八个至少显著的比特

波特率寄存器可用。

一个16位定时器/计数器，两个比较寄存器，而不是2个16位定时器/计数器

有三个比较寄存器。

不支持两线串行接口。

端口C只能输出。

端口G只有第二功能（不是一般的I / O端口）。

端口F只能在另外作为数字输入的模拟输入到ADC。

不支持Boot Loader的功能。

这是不是可以调整内部校准RC振荡器的频率。

外部存储器接口不能释放地址引脚用于通用I / O ，没有

配置不同的等待状态，以不同的外部存储器地址段。

只有EXTRF和PORF存在MCUCSR 。

不需要看门狗超时变化时序。

外部中断引脚3 - 0作为级别仅中断。

USART没有FIFO缓冲区，因此数据溢出更早到来。

此外，还有其他一些细微的差别，使其更兼容ATmega103的：

未使用的I / ATmega103的O位应写为0，以确保ATmega128的相同的操作。

引脚说明

VCC

GND

端口A （ PA7..PA0 ）

数字供电电压。

地面上。

端口A为8位双向I / O和内部上拉电阻（选择的每一位）端口。该

A口输出缓冲器有两个和吸收大电流对称的驱动特性

能力。作为输入，端口A管脚被外部拉低时将输出电流上拉

电阻器被激活。在端口A引脚处于三态时，复位过程中，

即使系统时钟没有运行。

端口A也可以用做其他不同的特殊功能的ATmega128的功能作为上市

页面

73.

端口B （ PB7..PB0 ）

端口B为8位双向I / O和内部上拉电阻（选择的每一位）端口。该

端口B输出缓冲器有两个和吸收大电流对称的驱动特性

能力。作为输入使用时，端口B引脚被外部电路拉低时将输出电流上拉

电阻器被激活。端口的引脚处于三态，当复位过程中，

即使系统时钟没有运行。

端口B也可以用做其他不同的特殊功能的ATmega128的功能作为上市

页面

74.

端口C （ PC7..PC0 ）

端口C为8位双向I / O和内部上拉电阻（选择的每一位）端口。该

端口C的输出缓冲器有两个和吸收大电流对称的驱动特性

能力。作为输入使用时，端口C引脚被外部电路拉低时将输出电流上拉

2467R–AVR–06/08

特点

高性能，低功耗的AVR

8位微控制器

先进的RISC架构

- 133条指令 - 绝大多数为单时钟周期执行

- 32个8位通用工作寄存器+外设控制寄存器

全静态工作

- 高达16 MIPS的吞吐量，在16兆赫

- 片上2周期乘法器

高耐用性非易失性内存段

- 对在系统内可编程闪存程序存储器128K字节

- 4K字节的EEPROM

- 4K字节的片内SRAM

- 写/擦除周期：10,000闪存/ EEPROM 100000

- 数据保存： / 20年85°C百年，在25℃

(1)

- 可选Boot代码区具有独立锁定位

在系统编程通过片上引导程序

真正的同时读 - 写操作

- 高达64K字节的可选外部存储器空间

- 可以对锁定的软件安全

- SPI接口进行在系统编程

JTAG （ IEEE 1149.1标准兼容）接口

- 边界扫描功能根据JTAG标准

- 广泛的片上调试支持

- 对Flash ， EEPROM ，熔丝位和锁定位通过JTAG接口编程

外设特性

- 两个8位定时器/计数器具有独立预分频器和比较模式

- 两个扩展的16位定时器/计数器具有独立预分频器，比较模式和

捕捉模式

- 实时计数器具有独立振荡器

- 两个8位PWM通道

- 6个PWM通道，可编程解决方案，从2至16位

- 输出比较调制器

- 8通道， 10位ADC

8个单端通道

7个差分通道

2个差分通道具有可编程增益1倍， 10倍， 200倍或

- 面向字节的两线串行接口

- 两个可编程的串行USART接口

- 主/从SPI串行接口

- 可编程看门狗定时器，带有片上振荡器

- 片上模拟比较器

单片机特性

- 上电复位和可编程欠压检测

- 内部标定RC振荡器

- 外部和内部中断源

- 六个睡眠模式：空闲模式， ADC噪声抑制，省电，掉电，待机，以及

延长待机

- 软件可选的时钟频率

- ATmega103兼容模式通过熔丝选择

- 全球拉禁用

I / O和封装

- 53可编程I / O线

- 64引脚TQFP和64片QFN / MLF

工作电压

- 2.7 - 5.5V ATmega128L的

- 4.5 - 5.5V ATmega128的

速度等级

- 0 - 8 MHz的ATmega128L的

- 0 - 16 MHz的ATmega128的

8-bit

微控制器

有128K字节

在系统

可编程

FL灰

ATmega128

ATmega128L

注意：

不推荐在新

设计。

牧师2467S -AVR- 7月9日

注意：

其引脚排列图适用于TQFP与MLF封装。在QFN / MLF底部垫

包装应焊接到地上。

概观

ATmega128的是基于增强型RISC AVR的低功耗8位CMOS微控制器

架构。通过在单个时钟周期内执行强大的指令， ATmega128的

的数据吞吐率高达1 MIPS每MHz使系统设计师能够优化

功耗和处理速度之间。

ATmega128

2467S–AVR–07/09

（ OC2 / OC1C ） PB7

TOSC2/PG3

TOSC1/PG4

RESET

VCC

GND

XTAL2

XTAL1

（ SCL / INT0 ） PD0

（ SDA / INT1 ） PD1

（ RXD1 / INT2 ） PD2

（ TXD1 / INT3 ） PD3

（ ICP1 ） PD4

（ XCK1 ） PD5

（T1）， PD6

（T2）的PD7

笔

RXD0 / （ PDI ） PE0

（ TXD0 / PDO ） PE1

（ XCK0 / AIN0 ） PE2

（ OC3A / AIN1 ） PE3

（ OC3B / INT4 ） PE4

（ OC3C / INT5 ） PE5

（ T3 / INT6 ） PE6

（ ICP3 / INT7 ） PE7

（ SS ） PB0

（ SCK ） PB1

（ MOSI ） PB2

（ MISO ） PB3

（ OC0 ） PB4

（ OC1A ） PB5

（ OC1B ） PB6

AVCC

GND

AREF

PF0 （ ADC0 ）

PF1 （ ADC1 ）

PF2 （ ADC2 ）

PF3 （ ADC3 ）

PF4 （ ADC4 / TCK ）

PF 5 （ ADC5 / TMS）

PF6 （ ADC6 / TDO ）

PF7 （ ADC7 / TDI ）

GND

VCC

PA0 （ AD0 ）

PA1 （ AD1 ）

PA2 （ AD2 ）

PA3 （ AD3 ）

PA4 （ AD4 ）

PA5 （ AD5 ）

PA6 （ AD6 ）

PA7 （ AD7 ）

PG2(ALE)

PC7 （ A15 ）

PC6 （ A14 ）

PC5 （ A13 ）

PC4 （ A12 ）

PC3 （A11）

PC2 （A10）

PC1 （A9）

PC0 （A8）

PG1(RD)

PG0(WR)

针

CON连接gurations

图1 。

ATmega128的引脚排列

ATmega128

框图

图2中。

框图

PF0 - PF7

PA0 - PA7

PC0 - PC7

VCC

GND

PORTF DRIVERS

PORTA DRIVERS

PORTC DRIVERS

数据寄存器

PORTF

DATA DIR 。

REG 。 PORTF

数据寄存器

PORTA

DATA DIR 。

REG 。 PORTA

数据寄存器

PORTC

DATA DIR 。

REG 。 PORTC

8位数据总线

AVCC

AGND

AREF

节目

计数器

堆

指针

看门狗

定时器

ADC

国内

振荡器

CALIB 。 OSC

振荡器

JTAG TAP

振荡器

片上调试

节目

FL灰

SRAM

单片机控制

时间和

控制

Boundary-

扫描

指令

一般

用途

定时器/

计数器

笔

程序设计

逻辑

指令

解码器

打断

单位

控制

线

ALU

EEPROM

状态

USART0

SPI

USART1

两线串行

接口

类似物

比较

数据寄存器

PORTE

DATA DIR 。

REG 。 PORTE

数据寄存器

PORTB

DATA DIR 。

REG 。 PORTB

数据寄存器

PORTD

DATA DIR 。

REG 。 PORTD

数据寄存器。

PORTG

DATA DIR 。

REG 。 PORTG

PORTE DRIVERS

PORTB DRIVERS

PORTD DRIVERS

PORTG DRIVERS

PE0 - PE7

PB0 - PB7

PD0 - PD7

PG0 - PG4

RESET

XTAL1

XTAL2

2467S–AVR–07/09

AVR内核具有丰富的指令集和32个通用工作寄存器。所有

32个寄存器是直接连接到所述算术逻辑单元（ALU），允许两个独立的

寄存器中在一个时钟周期中执行一个指令来访问。由此产生的

架构提高了代码效率，同时实现最高至10倍，比CON-快

常规CISC微控制器。

ATmega128的提供以下功能：对系统内可编程闪存128K字节

与同时读 - 写能力， 4K字节的EEPROM ， 4K字节SRAM ， 53个通用I / O

线， 32个通用工作寄存器，实时计数器（ RTC ），四个灵活的定时器/国家

TER值具有比较模式和PWM ， 2个USART ，一个面向字节的两线串行接口，一个8

通道， 10位ADC ，可编程增益可选的差分输入级，可编

BLE看门狗定时器具有片内振荡器，一个SPI串行端口， IEEE标准。 1149.1标准

JTAG测试接口，也可用于访问片上调试系统及编程

六个可以通过软件进行选择的省电模式。在空闲模式下，CPU停止工作，允许

SRAM ，定时器/计数器， SPI端口以及中断系统继续工作。掉电

模式保存登记内容，但冻结振荡器，禁用所有其他芯片功能

直到下一个中断或硬件复位。在省电模式下，异步定时器contin-

的UE来运行，允许用户保持一个时间基准，而该装置的其余部分处于休眠状态。

ADC噪声抑制模式时终止CPU和除了异步的所有I / O模块

定时器和ADC ，以降低ADC转换噪声。在待机模式下，

晶体/陶瓷振荡器运行时，该设备的其他部分处于休眠状态。这让很

快速启动结合了低功耗。在扩展Standby模式下，主

振荡器和异步定时器继续运行。

该器件采用Atmel的高密度非易失性存储器技术制造。在导通

片内ISP Flash允许程序存储器通过一个SPI串行进行在系统编程

接口，通过一个常规的非易失性存储器编程，或者通过一个片上的引导程序

在AVR内核上运行。引导程序可以使用任意接口将应用程序下载

程序中的应用程序的Flash存储器中。在引导Flash软件将继续运行

而应用Flash区更新，提供真正的同时读 - 写操作。通过

一个单芯片上结合了8位RISC CPU与系统内可编程闪存，

Atmel的ATmega128的是一个功能强大的单片机，它提供了高度灵活和成本effec-

略去解决许多嵌入式控制应用。

ATmega128的AVR具有一整套的编程与系统开发工具

其中包括： C语言编译器，宏汇编，程序调试器/软件仿真器，

和评估板。

ATmega103的和

ATmega128

兼容性

ATmega128的是一个高度复杂的微控制器，其I / O位置超数

塞德斯在AVR指令集所保留的64个I / O位置。为了保证向后兼容性

与ATmega103的，存在于ATmega103的所有I / O单元具有在同一位置

ATmega128的。大多数额外的I / O位置添加一个扩展I / O空间$ 60起

到$ FF （即，在ATmega103的内部RAM空间）。这些位置可以通过使用可达到

LD / LDS / LDD和ST / STS / STD指令只，不使用IN和OUT指令。在重定位

内部RAM空间的阳离子仍可以用于ATmega103的用户的一个问题。此外，该

中断向量的数量增加可能是一个问题，如果代码使用绝对地址。

为了解决这些问题，一个ATmega103兼容模式可以通过编程来选择

熔丝位M103C 。在这种模式中，没有一个在扩展的I / O空间的功能都在使用，所以在

内部RAM位于在ATmega103的。此外，扩展中断向量被除去。

ATmega128工作与ATmega103的100 ％引脚兼容，并且可以在替换ATmega103的

目前的印刷电路板。本应用笔记“用ATmega128代替ATmega103 ”

描述了用户应该知道用的ATmega128取代ATmega103的了。

ATmega128

2467S–AVR–07/09

ATmega128

ATmega103

兼容模式

通过编程熔丝位M103C ， ATmega128的将是与ATmega103的兼容

关于RAM ， I / O管脚和中断向量，如上所述。然而，一些新为特色的

ATmega128的Tures的不在此兼容模式，这些特性列举如下：

一个USART ，而不是两个，异步模式。只有八个至少显著的比特

波特率寄存器可用。

一个16位定时器/计数器，两个比较寄存器，而不是2个16位定时器/计数器

有三个比较寄存器。

不支持两线串行接口。

端口C只能输出。

端口G只有第二功能（不是一般的I / O端口）。

端口F只能在另外作为数字输入的模拟输入到ADC。

不支持Boot Loader的功能。

这是不是可以调整内部校准RC振荡器的频率。

外部存储器接口不能释放地址引脚用于通用I / O ，没有

配置不同的等待状态，以不同的外部存储器地址段。

只有EXTRF和PORF存在MCUCSR 。

不需要看门狗超时变化时序。

外部中断引脚3 - 0作为级别仅中断。

USART没有FIFO缓冲区，因此数据溢出更早到来。

此外，还有其他一些细微的差别，使其更兼容ATmega103的：

未使用的I / ATmega103的O位应写为0，以确保ATmega128的相同的操作。

引脚说明

VCC

GND

端口A （ PA7..PA0 ）

数字供电电压。

地面上。

端口A为8位双向I / O和内部上拉电阻（选择的每一位）端口。该

A口输出缓冲器有两个和吸收大电流对称的驱动特性

能力。作为输入，端口A管脚被外部拉低时将输出电流上拉

电阻器被激活。在端口A引脚处于三态时，复位过程中，

即使系统时钟没有运行。

端口A也可以用做其他不同的特殊功能的ATmega128的功能作为上市

页面

73.

端口B （ PB7..PB0 ）

端口B为8位双向I / O和内部上拉电阻（选择的每一位）端口。该

端口B输出缓冲器有两个和吸收大电流对称的驱动特性

能力。作为输入使用时，端口B引脚被外部电路拉低时将输出电流上拉

电阻器被激活。端口的引脚处于三态，当复位过程中，

即使系统时钟没有运行。

端口B也可以用做其他不同的特殊功能的ATmega128的功能作为上市

页面

74.

端口C （ PC7..PC0 ）

端口C为8位双向I / O和内部上拉电阻（选择的每一位）端口。该

端口C的输出缓冲器有两个和吸收大电流对称的驱动特性

能力。作为输入使用时，端口C引脚被外部电路拉低时将输出电流上拉

2467S–AVR–07/09

特点

高性能，低功耗的AVR

8位微控制器

先进的RISC架构

- 133条指令 - 绝大多数为单时钟周期执行

- 32个8位通用工作寄存器+外设控制寄存器

全静态工作

- 高达16 MIPS的吞吐量，在16兆赫

- 片上2周期乘法器

非易失性程序和数据存储器

- 的系统内可编程的Flash 128K字节

耐力：10,000写/擦除周期

- 可选Boot代码区具有独立锁定位

在系统编程通过片上引导程序

真正的同时读 - 写操作

- 4K字节的EEPROM

耐力：100,000写/擦除周期

- 4K字节的片内SRAM

- 高达64K字节的可选外部存储器空间

- 可以对锁定的软件安全

- SPI接口进行在系统编程

JTAG （ IEEE 1149.1标准兼容）接口

- 边界扫描功能根据JTAG标准

- 广泛的片上调试支持

- 对Flash ， EEPROM ，熔丝位和锁定位通过JTAG接口编程

外设特性

- 两个8位定时器/计数器具有独立预分频器和比较模式

- 两个扩展的16位定时器/计数器具有独立预分频器，比较模式和

捕捉模式

- 实时计数器具有独立振荡器

- 两个8位PWM通道

- 6个PWM通道，可编程解决方案，从2至16位

- 输出比较调制器

- 8通道， 10位ADC

8个单端通道

7个差分通道

2个差分通道具有可编程增益1倍， 10倍， 200倍或

- 面向字节的两线串行接口

- 两个可编程的串行USART接口

- 主/从SPI串行接口

- 可编程看门狗定时器，带有片上振荡器

- 片上模拟比较器

单片机特性

- 上电复位和可编程欠压检测

- 内部标定RC振荡器

- 外部和内部中断源

- 六个睡眠模式：空闲模式， ADC噪声抑制，省电，掉电，待机，

和扩展Standby

- 软件可选的时钟频率

- ATmega103兼容模式通过熔丝选择

- 全球拉禁用

I / O和封装

- 53可编程I / O线

- 64引脚TQFP和64片QFN / MLF

工作电压

- 2.7 - 5.5V的ATmega128L的

- 4.5 - 5.5V用于ATmega128

速度等级

- 0 - 8兆赫ATmega128L的

- 0 - 16 MHz的用于ATmega128

8-bit

微控制器

有128K字节

在系统

可编程

FL灰

ATmega128

ATmega128L

摘要

牧师2467OS - AVR - 10月6日

销刀豆网络gurations

图1 。

ATmega128的引脚排列

AVCC

GND

AREF

PF0 （ ADC0 ）

PF1 （ ADC1 ）

PF2 （ ADC2 ）

PF3 （ ADC3 ）

PF4 （ ADC4 / TCK ）

PF 5 （ ADC5 / TMS）

PF6 （ ADC6 / TDO ）

PF7 （ ADC7 / TDI ）

GND

VCC

PA0 （ AD0 ）

PA1 （ AD1 ）

PA2 （ AD2 ）

注意：

其引脚排列图适用于TQFP与MLF封装。在底部垫

QFN / MLF封装应焊接到地上。

概观

ATmega128的是基于AVR的低功耗8位CMOS微控制器

增强的RISC架构。通过在单个时钟周期内执行强大的指令，

ATmega128的数据吞吐率高达1 MIPS每MHz，从而可以系

TEM设计师能够优化功耗和处理速度之间。

ATmega128

2467OS–AVR–10/06

（ OC2 / OC1C ） PB7

TOSC2/PG3

TOSC1/PG4

RESET

VCC

GND

XTAL2

XTAL1

（ SCL / INT0 ） PD0

（ SDA / INT1 ） PD1

（ RXD1 / INT2 ） PD2

（ TXD1 / INT3 ） PD3

（ ICP1 ） PD4

（ XCK1 ） PD5

（T1）， PD6

（T2）的PD7

笔

RXD0 / （ PDI ） PE0

（ TXD0 / PDO ） PE1

（ XCK0 / AIN0 ） PE2

（ OC3A / AIN1 ） PE3

（ OC3B / INT4 ） PE4

（ OC3C / INT5 ） PE5

（ T3 / INT6 ） PE6

（ ICP3 / INT7 ） PE7

（ SS ） PB0

（ SCK ） PB1

（ MOSI ） PB2

（ MISO ） PB3

（ OC0 ） PB4

（ OC1A ） PB5

（ OC1B ） PB6

PA3 （ AD3 ）

PA4 （ AD4 ）

PA5 （ AD5 ）

PA6 （ AD6 ）

PA7 （ AD7 ）

PG2(ALE)

PC7 （ A15 ）

PC6 （ A14 ）

PC5 （ A13 ）

PC4 （ A12 ）

PC3 （A11）

PC2 （A10）

PC1 （A9）

PC0 （A8）

PG1(RD)

PG0(WR)

ATmega128

框图

图2中。

框图

PF0 - PF7

PA0 - PA7

PC0 - PC7

VCC

GND

PORTF DRIVERS

PORTA DRIVERS

PORTC DRIVERS

数据寄存器

PORTF

DATA DIR 。

REG 。 PORTF

数据寄存器

PORTA

DATA DIR 。

REG 。 PORTA

数据寄存器

PORTC

DATA DIR 。

REG 。 PORTC

8位数据总线

AVCC

AGND

AREF

节目

计数器

堆

指针

看门狗

定时器

ADC

国内

振荡器

CALIB 。 OSC

振荡器

JTAG TAP

振荡器

片上调试

节目

FL灰

SRAM

单片机控制

时间和

控制

Boundary-

扫描

指令

一般

用途

定时器/

计数器

笔

程序设计

逻辑

指令

解码器

打断

单位

控制

线

ALU

EEPROM

状态

USART0

SPI

USART1

两线串行

接口

类似物

比较

数据寄存器

PORTE

DATA DIR 。

REG 。 PORTE

数据寄存器

PORTB

DATA DIR 。

REG 。 PORTB

数据寄存器

PORTD

DATA DIR 。

REG 。 PORTD

数据寄存器。

PORTG

DATA DIR 。

REG 。 PORTG

PORTE DRIVERS

PORTB DRIVERS

PORTD DRIVERS

PORTG DRIVERS

PE0 - PE7

PB0 - PB7

PD0 - PD7

PG0 - PG4

RESET

XTAL1

XTAL2

2467OS–AVR–10/06

AVR内核具有丰富的指令集和32个通用工作寄存器。

所有的寄存器都直接连接到算术逻辑单元（ALU），允许

两个独立的寄存器中在一个时钟一条指令被访问

周期。这种结构大大提高了代码效率，同时实现吞吐量达

比传统的CISC微控制器快十倍。

ATmega128的提供以下功能：对系统内可编程128K字节

BLE闪存与非同时读 - 写能力， 4K字节的EEPROM ， 4K字节的SRAM ， 53

通用I / O口线， 32个通用工作寄存器，实时计数器

（ RTC ），四个灵活的定时器/计数器具有比较模式和PWM ， 2个USART ，一个字节

面向两线串行接口，一个8通道， 10位ADC具有可选差分

具有可编程增益可编程看门狗定时器内部振荡输入级

荡器，一个SPI串行端口， IEEE标准。 1149.1标准的JTAG测试接口，也可用于

访问片上调试系统及编程和六个软件可选

省电模式。在空闲模式时CPU停止工作，而SRAM ，

定时器/计数器， SPI端口以及中断系统继续工作。上电

掉电模式保存登记内容，但冻结振荡器，禁止其他所有

芯片功能，直到下一个中断或硬件复位。在省电模式下，异步

异步的定时器继续运行，允许用户保持一个时间基准，而

该设备的其他部分处于休眠状态。 ADC噪声抑制模式时CPU停止工作，所有

I /除了异步定时器和ADC O模块，以最大限度地减少开关噪声

ADC转换。在待机模式下，晶体/陶瓷振荡器运行时

该装置的其余部分处于休眠状态。这使得非常快的启动加上低功耗

消费。在扩展Standby模式下，主振荡器和asynchro-

理性定时器继续运行。

该器件采用Atmel的高密度非易失性存储器技术制造。

片内ISP Flash允许程序存储器进行在系统编程

通过SPI串行接口，通过一个常规的非易失性存储器编程，或

通过在AVR内核上运行的片上引导程序。引导程序可以使用任意

接口下载该应用程序在应用程序的Flash存储器中。软

洁具在引导Flash将继续运行，而应用Flash部分

更新，提供真正的同时读 - 写操作。通过将8位RISC CPU

与系统内可编程的Flash单片芯片上， Atmel的ATmega128的是

一个功能强大的单片机，它提供了高度灵活和具有成本效益的解决方案

许多嵌入式控制应用。

ATmega128的AVR具有一整套的编程与系统开发

工具，包括： C语言编译器，宏汇编，程序调试器/模拟器，在电路

仿真器和评估板。

ATmega103的和

ATmega128

兼容性

ATmega128的是一个高度复杂的微控制器，其I / O地址的数量

取代了AVR指令集所保留的64个I / O位置。为了保证后台

与ATmega103的病房兼容性，目前在ATmega103所有的I / O地址

相同的位置中ATmega128的。大多数额外的I / O位置都添加了

扩展I / O空间$ 60到$ FF （即，在ATmega103的内部RAM

空间）。这些位置可以通过LD / LDS / LDD和ST / STS / STD达成

说明而已，不是通过使用IN和OUT指令。内部搬迁

RAM空间仍可以用于ATmega103的用户的一个问题。此外，增加的数目

中断向量可能是一个问题，如果代码使用绝对地址。为了解决

这些问题，在ATmega103兼容模式可以通过编程选择

熔丝位M103C 。在这种模式下，没有一个功能，在扩展I / O空间是

用，因此内部RAM坐落在ATmega103的。此外，扩展的中断向量

器被除去。

ATmega128

2467OS–AVR–10/06

ATmega128

ATmega128工作与ATmega103的100 ％引脚兼容，可替代

ATmega103的上电流的印刷电路板。本应用笔记“更换

通过ATmega128的ATmega103的“描述了用户应该知道更换的

ATmega103的由ATmega128的。

ATmega103兼容

模式

通过编程熔丝位M103C ， ATmega128的将是与兼容

ATmega103的关于到RAM ， I / O管脚和中断向量，如上所述。然而

以往，在ATmega128的一些新功能在兼容模式下使用，

这些特征在下面列出：

一个USART ，而不是两个，异步模式下。只有八个最

波特率寄存器显著位可用。

一个16位定时器/计数器，两个比较寄存器，而不是两个16位

定时器/计数器有三个比较寄存器。

不支持两线串行接口。

端口C只能输出。

端口G只有第二功能（不是一般的I / O端口）。

端口F只能在另外作为数字输入的模拟输入到ADC。

不支持Boot Loader的功能。

这是不是可以调整内部校准RC振荡器的频率。

外部存储器接口不能释放地址引脚用于通用I / O ，

没有配置不同的等待状态，以不同的外部存储器地址

部分。

此外，还有其他一些细微的差别，使之更加兼容

ATmega103的：

只有EXTRF和PORF存在MCUCSR 。

不需要看门狗超时变化时序。

外部中断引脚3 - 0作为级别仅中断。

USART没有FIFO缓冲区，因此数据溢出更早到来。

未使用的I / ATmega103的O位应写为0，以确保在相同的操作

ATmega128.

引脚说明

VCC

GND

端口A （ PA7..PA0 ）

数字供电电压。

地面上。

端口A为8位双向I / O和内部上拉电阻的端口（分别选择

位）。端口A输出缓冲器具有既吸收大电流对称的驱动特性

和源能力。作为输入，端口A引脚是外部拉低时将输出

当前，如果上拉电阻器被激活。在端口A引脚处于三态时复位

状态变为活动状态，即使系统时钟没有运行。

端口A也可以用做其他不同的特殊功能的ATmega128的功能作为上市

在第72页。

端口B （ PB7..PB0 ）

端口B为8位双向I / O和内部上拉电阻的端口（分别选择

位）。端口B输出缓冲器具有既吸收大电流对称的驱动特性

和源能力。作为输入使用时，端口B引脚的外部拉低时将输出

2467OS–AVR–10/06

特点

高性能，低功耗的AVR

8位微控制器

先进的RISC架构

- 133条指令 - 绝大多数为单时钟周期执行

- 32个8位通用工作寄存器+外设控制寄存器

全静态工作

- 高达16 MIPS的吞吐量，在16兆赫

- 片上2周期乘法器

高耐用性非易失性内存段

- 对在系统内可编程闪存程序存储器128K字节

- 4K字节的EEPROM

- 4K字节的片内SRAM

- 写/擦除周期：10,000闪存/ EEPROM 100000

- 数据保存： / 20年85°C百年，在25℃

(1)

- 可选Boot代码区具有独立锁定位

在系统编程通过片上引导程序

真正的同时读 - 写操作

- 高达64K字节的可选外部存储器空间

- 可以对锁定的软件安全

- SPI接口进行在系统编程

JTAG （ IEEE 1149.1标准兼容）接口

- 边界扫描功能根据JTAG标准

- 广泛的片上调试支持

- 对Flash ， EEPROM ，熔丝位和锁定位通过JTAG接口编程

外设特性

- 两个8位定时器/计数器具有独立预分频器和比较模式

- 两个扩展的16位定时器/计数器具有独立预分频器，比较模式和

捕捉模式

- 实时计数器具有独立振荡器

- 两个8位PWM通道

- 6个PWM通道，可编程解决方案，从2至16位

- 输出比较调制器

- 8通道， 10位ADC

8个单端通道

7个差分通道

2个差分通道具有可编程增益1倍， 10倍， 200倍或

- 面向字节的两线串行接口

- 两个可编程的串行USART接口

- 主/从SPI串行接口

- 可编程看门狗定时器，带有片上振荡器

- 片上模拟比较器

单片机特性

- 上电复位和可编程欠压检测

- 内部标定RC振荡器

- 外部和内部中断源

- 六个睡眠模式：空闲模式， ADC噪声抑制，省电，掉电，待机，以及

延长待机

- 软件可选的时钟频率

- ATmega103兼容模式通过熔丝选择

- 全球拉禁用

I / O和封装

- 53可编程I / O线

- 64引脚TQFP和64片QFN / MLF

工作电压

- 2.7 - 5.5V ATmega128L的

- 4.5 - 5.5V ATmega128的

速度等级

- 0 - 8 MHz的ATmega128L的

- 0 - 16 MHz的ATmega128的

8-bit

微控制器

有128K字节

在系统

可编程

FL灰

ATmega128

ATmega128L

注意：

不推荐在新

设计。

牧师2467S -AVR- 7月9日

注意：

其引脚排列图适用于TQFP与MLF封装。在QFN / MLF底部垫

包装应焊接到地上。

概观

ATmega128的是基于增强型RISC AVR的低功耗8位CMOS微控制器

架构。通过在单个时钟周期内执行强大的指令， ATmega128的

的数据吞吐率高达1 MIPS每MHz使系统设计师能够优化

功耗和处理速度之间。

ATmega128

2467S–AVR–07/09

（ OC2 / OC1C ） PB7

TOSC2/PG3

TOSC1/PG4

RESET

VCC

GND

XTAL2

XTAL1

（ SCL / INT0 ） PD0

（ SDA / INT1 ） PD1

（ RXD1 / INT2 ） PD2

（ TXD1 / INT3 ） PD3

（ ICP1 ） PD4

（ XCK1 ） PD5

（T1）， PD6

（T2）的PD7

笔

RXD0 / （ PDI ） PE0

（ TXD0 / PDO ） PE1

（ XCK0 / AIN0 ） PE2

（ OC3A / AIN1 ） PE3

（ OC3B / INT4 ） PE4

（ OC3C / INT5 ） PE5

（ T3 / INT6 ） PE6

（ ICP3 / INT7 ） PE7

（ SS ） PB0

（ SCK ） PB1

（ MOSI ） PB2

（ MISO ） PB3

（ OC0 ） PB4

（ OC1A ） PB5

（ OC1B ） PB6

AVCC

GND

AREF

PF0 （ ADC0 ）

PF1 （ ADC1 ）

PF2 （ ADC2 ）

PF3 （ ADC3 ）

PF4 （ ADC4 / TCK ）

PF 5 （ ADC5 / TMS）

PF6 （ ADC6 / TDO ）

PF7 （ ADC7 / TDI ）

GND

VCC

PA0 （ AD0 ）

PA1 （ AD1 ）

PA2 （ AD2 ）

PA3 （ AD3 ）

PA4 （ AD4 ）

PA5 （ AD5 ）

PA6 （ AD6 ）

PA7 （ AD7 ）

PG2(ALE)

PC7 （ A15 ）

PC6 （ A14 ）

PC5 （ A13 ）

PC4 （ A12 ）

PC3 （A11）

PC2 （A10）

PC1 （A9）

PC0 （A8）

PG1(RD)

PG0(WR)

针

CON连接gurations

图1 。

ATmega128的引脚排列

ATmega128

框图

图2中。

框图

PF0 - PF7

PA0 - PA7

PC0 - PC7

VCC

GND

PORTF DRIVERS

PORTA DRIVERS

PORTC DRIVERS

数据寄存器

PORTF

DATA DIR 。

REG 。 PORTF

数据寄存器

PORTA

DATA DIR 。

REG 。 PORTA

数据寄存器

PORTC

DATA DIR 。

REG 。 PORTC

8位数据总线

AVCC

AGND

AREF

节目

计数器

堆

指针

看门狗

定时器

ADC

国内

振荡器

CALIB 。 OSC

振荡器

JTAG TAP

振荡器

片上调试

节目

FL灰

SRAM

单片机控制

时间和

控制

Boundary-

扫描

指令

一般

用途

定时器/

计数器

笔

程序设计

逻辑

指令

解码器

打断

单位

控制

线

ALU

EEPROM

状态

USART0

SPI

USART1

两线串行

接口

类似物

比较

数据寄存器

PORTE

DATA DIR 。

REG 。 PORTE

数据寄存器

PORTB

DATA DIR 。

REG 。 PORTB

数据寄存器

PORTD

DATA DIR 。

REG 。 PORTD

数据寄存器。

PORTG

DATA DIR 。

REG 。 PORTG

PORTE DRIVERS

PORTB DRIVERS

PORTD DRIVERS

PORTG DRIVERS

PE0 - PE7

PB0 - PB7

PD0 - PD7

PG0 - PG4

RESET

XTAL1

XTAL2

2467S–AVR–07/09

AVR内核具有丰富的指令集和32个通用工作寄存器。所有

32个寄存器是直接连接到所述算术逻辑单元（ALU），允许两个独立的

寄存器中在一个时钟周期中执行一个指令来访问。由此产生的

架构提高了代码效率，同时实现最高至10倍，比CON-快

常规CISC微控制器。

ATmega128的提供以下功能：对系统内可编程闪存128K字节

与同时读 - 写能力， 4K字节的EEPROM ， 4K字节SRAM ， 53个通用I / O

线， 32个通用工作寄存器，实时计数器（ RTC ），四个灵活的定时器/国家

TER值具有比较模式和PWM ， 2个USART ，一个面向字节的两线串行接口，一个8

通道， 10位ADC ，可编程增益可选的差分输入级，可编

BLE看门狗定时器具有片内振荡器，一个SPI串行端口， IEEE标准。 1149.1标准

JTAG测试接口，也可用于访问片上调试系统及编程

六个可以通过软件进行选择的省电模式。在空闲模式下，CPU停止工作，允许

SRAM ，定时器/计数器， SPI端口以及中断系统继续工作。掉电

模式保存登记内容，但冻结振荡器，禁用所有其他芯片功能

直到下一个中断或硬件复位。在省电模式下，异步定时器contin-

的UE来运行，允许用户保持一个时间基准，而该装置的其余部分处于休眠状态。

ADC噪声抑制模式时终止CPU和除了异步的所有I / O模块

定时器和ADC ，以降低ADC转换噪声。在待机模式下，

晶体/陶瓷振荡器运行时，该设备的其他部分处于休眠状态。这让很

快速启动结合了低功耗。在扩展Standby模式下，主

振荡器和异步定时器继续运行。

该器件采用Atmel的高密度非易失性存储器技术制造。在导通

片内ISP Flash允许程序存储器通过一个SPI串行进行在系统编程

接口，通过一个常规的非易失性存储器编程，或者通过一个片上的引导程序

在AVR内核上运行。引导程序可以使用任意接口将应用程序下载

程序中的应用程序的Flash存储器中。在引导Flash软件将继续运行

而应用Flash区更新，提供真正的同时读 - 写操作。通过

一个单芯片上结合了8位RISC CPU与系统内可编程闪存，

Atmel的ATmega128的是一个功能强大的单片机，它提供了高度灵活和成本effec-

略去解决许多嵌入式控制应用。

ATmega128的AVR具有一整套的编程与系统开发工具

其中包括： C语言编译器，宏汇编，程序调试器/软件仿真器，

和评估板。

ATmega103的和

ATmega128

兼容性

ATmega128的是一个高度复杂的微控制器，其I / O位置超数

塞德斯在AVR指令集所保留的64个I / O位置。为了保证向后兼容性

与ATmega103的，存在于ATmega103的所有I / O单元具有在同一位置

ATmega128的。大多数额外的I / O位置添加一个扩展I / O空间$ 60起

到$ FF （即，在ATmega103的内部RAM空间）。这些位置可以通过使用可达到

LD / LDS / LDD和ST / STS / STD指令只，不使用IN和OUT指令。在重定位

内部RAM空间的阳离子仍可以用于ATmega103的用户的一个问题。此外，该

中断向量的数量增加可能是一个问题，如果代码使用绝对地址。

为了解决这些问题，一个ATmega103兼容模式可以通过编程来选择

熔丝位M103C 。在这种模式中，没有一个在扩展的I / O空间的功能都在使用，所以在

内部RAM位于在ATmega103的。此外，扩展中断向量被除去。

ATmega128工作与ATmega103的100 ％引脚兼容，并且可以在替换ATmega103的

目前的印刷电路板。本应用笔记“用ATmega128代替ATmega103 ”

描述了用户应该知道用的ATmega128取代ATmega103的了。

ATmega128

2467S–AVR–07/09

ATmega128

ATmega103

兼容模式

通过编程熔丝位M103C ， ATmega128的将是与ATmega103的兼容

关于RAM ， I / O管脚和中断向量，如上所述。然而，一些新为特色的

ATmega128的Tures的不在此兼容模式，这些特性列举如下：

一个USART ，而不是两个，异步模式。只有八个至少显著的比特

波特率寄存器可用。

一个16位定时器/计数器，两个比较寄存器，而不是2个16位定时器/计数器

有三个比较寄存器。

不支持两线串行接口。

端口C只能输出。

端口G只有第二功能（不是一般的I / O端口）。

端口F只能在另外作为数字输入的模拟输入到ADC。

不支持Boot Loader的功能。

这是不是可以调整内部校准RC振荡器的频率。

外部存储器接口不能释放地址引脚用于通用I / O ，没有

配置不同的等待状态，以不同的外部存储器地址段。

只有EXTRF和PORF存在MCUCSR 。

不需要看门狗超时变化时序。

外部中断引脚3 - 0作为级别仅中断。

USART没有FIFO缓冲区，因此数据溢出更早到来。

此外，还有其他一些细微的差别，使其更兼容ATmega103的：

未使用的I / ATmega103的O位应写为0，以确保ATmega128的相同的操作。

引脚说明

VCC

GND

端口A （ PA7..PA0 ）

数字供电电压。

地面上。

端口A为8位双向I / O和内部上拉电阻（选择的每一位）端口。该

A口输出缓冲器有两个和吸收大电流对称的驱动特性

能力。作为输入，端口A管脚被外部拉低时将输出电流上拉

电阻器被激活。在端口A引脚处于三态时，复位过程中，

即使系统时钟没有运行。

端口A也可以用做其他不同的特殊功能的ATmega128的功能作为上市

页面

73.

端口B （ PB7..PB0 ）

端口B为8位双向I / O和内部上拉电阻（选择的每一位）端口。该

端口B输出缓冲器有两个和吸收大电流对称的驱动特性

能力。作为输入使用时，端口B引脚被外部电路拉低时将输出电流上拉

电阻器被激活。端口的引脚处于三态，当复位过程中，

即使系统时钟没有运行。

端口B也可以用做其他不同的特殊功能的ATmega128的功能作为上市

页面

74.

端口C （ PC7..PC0 ）

端口C为8位双向I / O和内部上拉电阻（选择的每一位）端口。该

端口C的输出缓冲器有两个和吸收大电流对称的驱动特性

能力。作为输入使用时，端口C引脚被外部电路拉低时将输出电流上拉

2467S–AVR–07/09

特点

高性能，低功耗爱特梅尔

AVR

8位微控制器

先进的RISC架构

- 133条指令 - 绝大多数为单时钟周期执行

- 32个8位通用工作寄存器+外设控制寄存器

全静态工作

- 高达16MIPS的吞吐量为16MHz

- 片上2周期乘法器

高耐用性非易失性内存段

- 在系统的128K字节自编程闪存程序存储器

- 4K字节的EEPROM

- 4K字节内部SRAM

- 写/擦除周期：10,000闪存/ EEPROM 100000

- 数据保存： / 20年85°C百年，在25℃

(1)

- 可选Boot代码区具有独立锁定位

在系统编程通过片上引导程序

真正的同时读 - 写操作

- 高达64K字节可选外部存储器空间

- 可以对锁定的软件安全

- SPI接口进行在系统编程

QTouch软件

库支持

- 电容式触摸按钮，滑块和滑轮

- 的QTouch和QMatrix采集

- 多达64个感测通道

JTAG （ IEEE 1149.1标准兼容）接口

- 边界扫描功能根据JTAG标准

- 广泛的片上调试支持

- 对Flash ， EEPROM ，熔丝位和锁定位通过JTAG接口编程

外设特性

- 两个8位定时器/计数器具有独立预分频器和比较模式

- 两个扩展的16位定时器/计数器具有独立预分频器，比较功能和捕捉

模式

- 实时计数器具有独立振荡器

- 两个8位PWM通道

- 6个PWM通道，可编程解决方案，从2至16位

- 输出比较调制器

- 8通道， 10位ADC

8个单端通道

7个差分通道

2个差分通道具有可编程增益1倍， 10倍， 200倍或

- 面向字节的两线串行接口

- 两个可编程的串行USART接口

- 主/从SPI串行接口

- 可编程看门狗定时器，带有片上振荡器

- 片上模拟比较器

单片机特性

- 上电复位和可编程欠压检测

- 内部标定RC振荡器

- 外部和内部中断源

- 六个睡眠模式：空闲模式， ADC噪声抑制，省电，掉电，待机，以及

延长待机

- 软件可选的时钟频率

- ATmega103兼容模式通过熔丝选择

- 全球拉禁用

I / O和封装

- 53可编程I / O线

- 64引脚TQFP和64片QFN / MLF

工作电压

- 2.7 - 5.5V ATmega128L的

- 4.5 - 5.5V ATmega128的

速度等级

- 0 - 8MHz的ATmega128L的

- 0 - 16MHz的ATmega128的

8位爱特梅尔

微控制器

有128K字节

在系统

可编程

FL灰

ATmega128

ATmega128L

摘要

牧师2467XS -AVR- 6月11日

ATmega128

针

CON连接gurations

图1 。

ATmega128的引脚排列

注意：

其引脚排列图适用于TQFP与MLF封装。在QFN / MLF底部垫

包装应焊接到地上。

概观

爱特梅尔

AVR

ATmega128的是基于AVR的低功耗8位CMOS微控制器

增强的RISC架构。通过在一个单一的时钟周期执行功能强大的指令，所述

ATmega128的吞吐量达到每MHz接近1MIPS允许系统设计人员

在功耗和处理速度。

（ OC2 / OC1C ） PB7

TOSC2/PG3

TOSC1/PG4

RESET

VCC

GND

XTAL2

XTAL1

（ SCL / INT0 ） PD0

（ SDA / INT1 ） PD1

（ RXD1 / INT2 ） PD2

（ TXD1 / INT3 ） PD3

（ ICP1 ） PD4

（ XCK1 ） PD5

（T1）， PD6

（T2）的PD7

笔

RXD0 / （ PDI ） PE0

（ TXD0 / PDO ） PE1

（ XCK0 / AIN0 ） PE2

（ OC3A / AIN1 ） PE3

（ OC3B / INT4 ） PE4

（ OC3C / INT5 ） PE5

（ T3 / INT6 ） PE6

（ ICP3 / INT7 ） PE7

（ SS ） PB0

（ SCK ） PB1

（ MOSI ） PB2

（ MISO ） PB3

（ OC0 ） PB4

（ OC1A ） PB5

（ OC1B ） PB6

AVCC

GND

AREF

PF0 （ ADC0 ）

PF1 （ ADC1 ）

PF2 （ ADC2 ）

PF3 （ ADC3 ）

PF4 （ ADC4 / TCK ）

PF 5 （ ADC5 / TMS）

PF6 （ ADC6 / TDO ）

PF7 （ ADC7 / TDI ）

GND

VCC

PA0 （ AD0 ）

PA1 （ AD1 ）

PA2 （ AD2 ）

PA3 （ AD3 ）

PA4 （ AD4 ）

PA5 （ AD5 ）

PA6 （ AD6 ）

PA7 （ AD7 ）

PG2(ALE)

PC7 （ A15 ）

PC6 （ A14 ）

PC5 （ A13 ）

PC4 （ A12 ）

PC3 （A11）

PC2 （A10）

PC1 （A9）

PC0 （A8）

PG1(RD)

PG0(WR)

2467XS–AVR–06/11

ATmega128

框图

图2中。

框图

PF0 - PF7

PA0 - PA7

PC0 - PC7

VCC

GND

PORTF DRIVERS

PORTA DRIVERS

PORTC DRIVERS

数据寄存器

PORTF

DATA DIR 。

REG 。 PORTF

数据寄存器

PORTA

DATA DIR 。

REG 。 PORTA

数据寄存器

PORTC

DATA DIR 。

REG 。 PORTC

8位数据总线

AVCC

AGND

AREF

节目

计数器

堆

指针

看门狗

定时器

ADC

国内

振荡器

CALIB 。 OSC

振荡器

JTAG TAP

振荡器

片上调试

节目

FL灰

SRAM

单片机控制

时间和

控制

Boundary-

扫描

指令

一般

用途

定时器/

计数器

笔

程序设计

逻辑

指令

解码器

打断

单位

控制

线

ALU

EEPROM

状态

USART0

SPI

USART1

两线串行

接口

类似物

比较

数据寄存器

PORTE

DATA DIR 。

REG 。 PORTE

数据寄存器

PORTB

DATA DIR 。

REG 。 PORTB

数据寄存器

PORTD

DATA DIR 。

REG 。 PORTD

数据寄存器。

PORTG

DATA DIR 。

REG 。 PORTG

PORTE DRIVERS

PORTB DRIVERS

PORTD DRIVERS

PORTG DRIVERS

PE0 - PE7

PB0 - PB7

PD0 - PD7

PG0 - PG4

RESET

XTAL1

XTAL2

2467XS–AVR–06/11

ATmega128

爱特梅尔

AVR

内核具有丰富的指令集和32个通用工作寄存器

字符。所有的寄存器都直接连接到算术逻辑单元（ALU），允许两个

独立的寄存器中在一个时钟周期中执行一个指令来访问。该

导致架构提高了代码效率，同时实现最高至10倍的速度

比传统的CISC微控制器。

ATmega128的提供以下功能： 128K字节的系统内可编程闪存

与同时读 - 写能力， 4K字节的EEPROM ， 4K字节SRAM ， 53个通用I / O

线， 32个通用工作寄存器，实时计数器（ RTC ），四个灵活的定时器/国家

TER值具有比较模式和PWM ， 2个USART ，一个面向字节的两线串行接口，一个8

通道， 10位ADC ，可编程增益可选的差分输入级，可编

BLE

看门狗

定时器与内部振荡器，一个SPI串行端口， IEEE标准。 1149.1标准

JTAG测试接口，也可用于访问片上调试系统及编程

六个可以通过软件进行选择的省电模式。在空闲模式下，CPU停止工作，允许

SRAM ，定时器/计数器， SPI端口以及中断系统继续工作。掉电

模式保存登记内容，但冻结振荡器，禁用所有其他芯片功能

直到下一个中断或硬件复位。在省电模式下，异步定时器contin-

的UE来运行，允许用户保持一个时间基准，而该装置的其余部分处于休眠状态。

ADC噪声抑制模式时终止CPU和除了异步的所有I / O模块

定时器和ADC ，以降低ADC转换噪声。在待机模式下，

晶体/陶瓷振荡器运行时，该设备的其他部分处于休眠状态。这让很

快速启动结合了低功耗。在扩展Standby模式下，主

振荡器和异步定时器继续运行。

爱特梅尔提供的QTouch

库中嵌入电容式触摸按键，滑块和滑轮

功能集成到AVR微控制器。该专利的电荷转移信号采集报价

强大的传感和包括全抖报告的触摸按键，包括相邻按键

抑制

（ AKS

）技术，明确检测关键事件。易于使用的

QTouch软件套件工具链可以让你去探索，开发和调试自己的触摸应用。

该器件采用Atmel的高密度非易失性存储器技术制造。在导通

片内ISP Flash允许程序存储器通过一个SPI串行进行在系统编程

接口，通过一个常规的非易失性存储器编程，或者通过一个片上的引导程序

在AVR内核上运行。引导程序可以使用任意接口将应用程序下载

程序中的应用程序的Flash存储器中。在引导Flash软件将继续运行

而应用Flash区更新，提供真正的同时读 - 写操作。通过

一个单芯片上结合了8位RISC CPU与系统内可编程闪存，

Atmel的ATmega128的是一个功能强大的单片机，它提供了高度灵活和成本effec-

略去解决许多嵌入式控制应用。

ATmega128的设备支持具有一整套的编程与系统开发工具

其中包括： C语言编译器，宏汇编，程序调试器/软件仿真器，

和评估板。

ATmega103的和

ATmega128

兼容性

ATmega128的是一个高度复杂的微控制器，其I / O位置超数

塞德斯在AVR指令集所保留的64个I / O位置。为了保证向后兼容性

与ATmega103的，存在于ATmega103的所有I / O单元具有在同一位置

ATmega128的。大多数额外的I / O位置添加一个扩展I / O空间$ 60起

到$ FF （即，在ATmega103的内部RAM空间）。这些位置可以通过使用可达到

LD / LDS / LDD和ST / STS / STD指令只，不使用IN和OUT指令。在重定位

内部RAM空间的阳离子仍可以用于ATmega103的用户的一个问题。此外，该

中断向量的数量增加可能是一个问题，如果代码使用绝对地址。

为了解决这些问题，一个ATmega103兼容模式可以通过编程来选择

熔丝位M103C 。在这种模式中，没有一个在扩展的I / O空间的功能都在使用，所以在

内部RAM位于在ATmega103的。此外，扩展中断向量被除去。

2467XS–AVR–06/11

ATmega128

ATmega128工作与ATmega103的100 ％引脚兼容，并且可以在替换ATmega103的

目前的印刷电路板。本应用笔记“用ATmega128代替ATmega103 ”

描述了用户应该知道用的ATmega128取代ATmega103的了。

ATmega103

兼容模式

通过编程熔丝位M103C ，爱特梅尔

ATmega128的将是与兼容

ATmega103的关于到RAM ， I / O管脚和中断向量，如上所述。然而，一些

在ATmega128的新功能在此兼容模式，这些功能都是

列举如下：

一个USART ，而不是两个，异步模式。只有八个至少显著的比特

波特率寄存器可用。

一个16位定时器/计数器，两个比较寄存器，而不是2个16位定时器/计数器

有三个比较寄存器。

不支持两线串行接口。

端口C只能输出。

端口G只有第二功能（不是一般的I / O端口）。

端口F只能在另外作为数字输入的模拟输入到ADC。

不支持Boot Loader的功能。

这是不是可以调整内部校准RC振荡器的频率。

外部存储器接口不能释放地址引脚用于通用I / O ，没有

配置不同的等待状态，以不同的外部存储器地址段。

只有EXTRF和PORF存在MCUCSR 。

不需要定时顺序

看门狗

超时的变化。

外部中断引脚3 - 0作为级别仅中断。

USART没有FIFO缓冲区，因此数据溢出更早到来。

此外，还有其他一些细微的差别，使其更兼容ATmega103的：

未使用的I / ATmega103的O位应写为0，以确保ATmega128的相同的操作。

引脚说明

VCC

GND

端口A （ PA7..PA0 ）

数字供电电压。

地面上。

端口A为8位双向I / O和内部上拉电阻（选择的每一位）端口。该

A口输出缓冲器有两个和吸收大电流对称的驱动特性

能力。作为输入，端口A管脚被外部拉低时将输出电流上拉

电阻器被激活。在端口A引脚处于三态时，复位过程中，

即使系统时钟没有运行。

端口A也可以用做其他不同的特殊功能的ATmega128的功能作为上市

页面

72.

端口B （ PB7..PB0 ）

端口B为8位双向I / O和内部上拉电阻（选择的每一位）端口。该

端口B输出缓冲器有两个和吸收大电流对称的驱动特性

能力。作为输入使用时，端口B引脚被外部电路拉低时将输出电流上拉

电阻器被激活。端口的引脚处于三态，当复位过程中，

即使系统时钟没有运行。

端口B也可以用做其他不同的特殊功能的ATmega128的功能作为上市

页面

73.

2467XS–AVR–06/11