ATLV
特点
专为电池供电应用
1.0 - 3.0伏特，并会从0.7到5.5伏特
的<75 nA的1.0伏特静态电流消耗
200 MHz最大切换频率触发器在1.5伏特
1.0
冲压栅长CMOS门阵列
提供的所有包装风格，包括TQFP和TAB
提高了产品的可测性使用串行扫描，边界扫描，
和JTAG
第二个来源现有的ASIC设计中，通过设计Atmel的ATLV
翻译。更高的性能和更低的成本
描述
该ATLV系列CMOS门阵列采用1.0
μ-画，
双级金属，
硅栅， CMOS技术在处理Atmel公司的总部位于美国的，先进的
生产厂。该阵列采用增强型channelless架构
这导致大于50 ％的可用门。
Atmel的灵活设计系统采用工业设计标准，并兼容
与流行的CAD / CAE软件和硬件的软件包。客户可以
首先使用现有的CAD / CAE工具的ATLV系列今天设计。
ATLV系列
超低
电压
门阵列
ATLV2
ATLV3
ATLV5
ATLV7
ATLV10
ATLV15
ATLV20
ATLV35
ATLV阵列组织
设备
数
ATLV2
ATLV3
ATLV5
ATLV7
ATLV10
ATLV15
ATLV20
ATLV35
生
门
2,000
3,000
5,000
7,000
10,000
15,000
22,000
35,000
路由
门
1,400
1,600
2,800
4,400
6,600
8,000
12,000
18,000
最大引脚
算
44
68
84
100
120
144
160
208
最大I / O
(1)
引脚
36
60
76
92
112
136
152
192
门
(2)
速度
1.3纳秒
1.3纳秒
1.3纳秒
1.3纳秒
1.3纳秒
1.3纳秒
1.3纳秒
1.3纳秒
注：1。绝对最大I / O引脚的最大引脚数减去8.附加电源
和接地引脚被假定需要支持的同时
开关量输出的引脚数的增加。
2.标称2输入与非门有扇出2个1.5伏，室温。
0261B
1
ATLV设计
设计系统的支持
爱特梅尔支持主要CAE / CAD软件系统
完整的宏单元库（符号，时间和
功能） ，以及实用程序，用于检查的网表和
准确的预布线延迟的模拟。爱特梅尔采用Cadence的
的Verilog- XL作为我们的黄金模拟器。设计系统
这是支持的，包括Cadence公司， Viewlogic系，导师，
和Synopsys 。
设计选项
原理图捕获
原理图捕获和仿真的执行
客户使用Atmel提供的宏单元库。该
客户也可以得到完整的反标延时
数据布线后仿真。
VHDL / Verilog的高密度脂蛋白
爱特梅尔公司可以接受寄存器传输级（ RTL ）设计
VHDL （ MIL - STD- 454 ， IEEE STD 1076 ）或Verilog -HDL
格式。爱特梅尔公司完全支持Synopsys公司的VHDL仿真
和灰以及合成。通过VHDL或Verilog-设计
高密度脂蛋白是执行一个门阵列的优选方法
设计。
设计流程
而爱特梅尔提供四个选项实现门
阵列设计，它们都具有相同的基本流程。数据库
验收是第一个里程碑。这是当爱特梅尔
收到并接受了完整的设计数据库。
初步设计评审是在那里的表现
的设计是基于Cadence的仿真设置。最终设计
评论是使口罩前设计的最后审查。
背面注解数据被结合到模拟。
最终设计评审后面具被释放和原型
在陶瓷封装交付。
ASIC设计转换
Atmel公司已成功转换现有的几十个DE-的
从最重要的ASIC供应商的迹象（ LSI Logic公司，冲电气，
NEC ，富士通等）到我们的门阵列。这些
设计进行了优化速度，门数，作案
田间添加逻辑或存储，或者复制一个引脚对引脚
兼容，直接替代。
ATLV门阵列设计流程
客户
爱特梅尔细胞
图书馆
门阵列
设计
翻译
设计
综合FPGA / EPLD
转换
-VHDL
-Verilog -HDL
ATMEL
数据库验收
ATMEL
模拟
与验证
ATMEL
客户
初步设计审查
ATMEL
物理设计，仿真
与验证
ATMEL
客户
最终设计评审
ATMEL
客户
样机交付
ATMEL
2
ATLV
ATLV
FPGA和EPLD转换
Atmel公司已成功转换现有的FPGA / EPLD
来自大部分主要供应商的设计公司（Xilinx ， Actel公司， Altera公司，
AMD &爱特梅尔）到我们的门阵列。该设计可以是
速度或功率消耗优化的，被修改为
添加逻辑或存储或复制的引脚对引脚相容
IBLE ，插入式替换。爱特梅尔经常结合
几个设备到一个单一的门阵列。
在晶体管级，并通过测试验证
就制造测试的阵列。为ATLV的符号
单元库是兼容Atmel的ATL （ 1.0
3.3
和5.0 V）和ATL80 （ 0.8
3.3和5.0 V ），单元库。
现有的设计可以很容易地迁移到ATLV
系列。表征已经执行过
商业的温度和1.0 3.0伏，以确保
，仿真准确地预测性能
的成品。爱特梅尔不断扩大
用软硬兼施的ATLV系列单元库
宏。请与您的销售代表最
最近增加。
ATLV系列单元库
Atmel的ATLV系列门阵列使用的细胞来自
精确建模和高度灵活的图书馆。小区
库包含超过120个硬连接数据路径元素
并通过广泛的SPICE建模特点
细胞指南
缓冲器和逆变器
1个缓冲区
2个缓冲
2个缓冲区启用
2个缓冲器，具有使能低
3倍缓冲
4倍缓冲
8X缓冲区
12X缓冲液
16X缓冲液
延迟缓冲器2.0纳秒
延迟缓冲器3.5纳秒
延迟缓冲器8.0纳秒
AND，NAND ， OR，NOR门
2输入的与
3输入与
4输入与
5输入与
2输入NAND
双2输入与非
3输入与非
4输入与非
5输入与非
6输入与非
8输入与非
多路复用器
2 ： 1 MUX
反转2 ： 1 MUX的W / O缓冲输入
反转2 ： 1 MUX的W / O缓冲输入
2 ： 1多路复用器具有使能低
四路2 ： 1多路复用器与启用
四路2 ： 1 MUX
反转3 ： 1 MUX的W / O缓冲输入
反转3 ： 1 MUX的W / O缓冲输入
4 ： 1 MUX
4 ： 1 MUX的W / O缓冲输入
4 ： 1 MUX的W / O缓冲输入
8 ： 1多路复用器
8 ： 1 MUX带使能低
2输入或非
双路2输入或非
3输入NOR
4输入或非
5输入或非
8输入或非
2输入或
3输入或
4输入或
1个逆变器
双1X逆变器
四1X逆变器
四路三态反相器
2个逆变器
双变频器2倍
2个三态反相器
3X逆变器
4X变频器
8X变频器
10X变频器
3
细胞指南
和/或，或/与门
3输入的AND OR反转
4输入与OR反转
6输入AND OR反转
异或/或非门
1位加法器
1位加法器，缓冲输出
7输入先行进位
解码器
2 ： 4解码器
2 ： 4解码器，使低
触发器/锁存器
FL IP- FL运
D触发器与Clear /预设
D触发器与Clear
D触发器与复位
D触发器与设置
D触发器具有置位/复位
JK触发器
JK触发器与Clear /预设
JK触发器与Clear
扫描单元
设置扫描寄存器
设置扫描与清除和预置注册
设置扫描寄存器与复位
I / O选项
输入，输出，双向，三态输出，内部时钟驱动器和振荡器
输出驱动器可编程值0.5 mA至6毫安在0.5毫安增量与压摆率控制
CMOS操作
可测性与非门的输入（双向，输入）
反相和非反相输入缓冲器（双向，输入）
上拉电阻 - 10K
到310K
下拉电阻 - 3.5K
到108.5K
设置扫描与寄存器设置
设置扫描寄存器与置位和复位
LATCH
LATCH与互补输出
LATCH与倒闸信号
QUAD LATBG与普通门信号
QUAD反相LATCH
锁存器与复位
LATCH与设置
LATCH与置位和复位
3 ： 8译码器与低启用
2输入异或
2输入异或非
3输入OR和转化
4输入或和转化
8输入或和转化
4
ATLV
ATLV
CMOS输入接口特性
接口
CMOS
逻辑高
0.90 V
DD
逻辑低
0.1 V
DD
开关点
V
DD
/ 2的典型
绝对最大额定值*
工作温度.......................- 40 ° C至+ 85°C
储存温度........................- 65 ° C至+ 150°C
任何引脚电压
相对于地....................- 2.0 V至5.5 V
1
最大工作电压............................... 5.5 V
*注意：强调超越那些在"Absolute最大上市
Ratings"可能对器件造成永久性损坏。这是一个应力
值仅为器件在这些或任何其他功能操作
超越那些在这个业务部门所标明的条件
规范是不是暗示。暴露在绝对最大额定值
长时间条件下可能影响器件的可靠性。
注意事项：
1.最小电压为-0.6 V直流可能下冲至-2.0 V
对于小于20纳秒的脉冲。最大输出引脚电压
V
DD
+ 0.75V直流可能过冲至7.0 V的少脉冲
超过20纳秒。
1.5伏直流特性
适用在推荐的工作范围从T
a
= -40 ° C至+ 85°C ，V
DD
= 1.0 V至3.0 V（除非另有说明）
符号
I
IH
I
IL
参数
输入漏高
输入漏电流低
（无上拉）
输出泄漏（无上拉）
输出短路电流
（3×缓冲液）
(2)
CMOS输入低电压
CMOS输入高电压
CMOS开关阈值
输出低电压
输出缓冲器具有
驱动能力的12个阶段
与0.5毫安我
OL
每阶段。
输出高电压
输出缓冲器具有
驱动能力的12个阶段
与-0.5毫安我
OH
每阶段。
静态电流
输入漏电流低
（无上拉）
V
DD
= 1.5 V， 25°C
I
OL
=为额定
V
DD
=1.5 V
0.8× V
DD
0.75
0.2× V
DD
测试条件
V
IN
=V
DD
, V
DD
=1.8 V
V
IN
=V
SS
, V
DD
=1.8 V
-10
民
典型值
1 x 10
-5
-1 x 10
-5
最大
10
单位
A
A
A
mA
mA
V
V
V
V
I
OZ
I
OS
V
IL
V
IH
V
T
V
OL
V
IN
=V
DD
或V
SS
, V
DD
=3.6 V
V
DD
=1.8 V, V
OUT
=V
DD
V
DD
=1.8 V, V
OUT
=V
SS
-10
5
-60
1 x 10
-5
25
-25
10
60
-5
0.2× V
DD
V
OH
I
OH
=为额定
V
DD
=1.5 V
0.8× V
DD
V
I
DD
1.0 V
3.0 V
< 75
＆ LT ; 1.0
nA
A
注意：
2.这是规格为3×输出缓冲区。输出短路电流等输出将相应扩展。不
多于一个输出短路的时间，最长为一秒，是允许的。
5
QQ：2880707522 复制
