特点
0.6微米拉闸门长度（ 0.5微米莱夫）海中，盖茨架构
三重层次金属
5.0V ， 3.3V和2.0V操作，包括混合电压
片上锁相环可用来合成频率高达150 MHz和
管理芯片到芯片时钟偏移
编译（门级）和嵌入式（自定义）的SRAM ， ROM ，和凸轮可用
可用的PCI ， SCSI和高速（ 250 MHz）的缓冲器
对现有的ASIC ， FPGA和PLD的设计很不错的选择采购
设计的试验方法，包括JTAG ，串行和边界扫描和ATPG
高输出驱动能力：高达48 mA的压摆率控制
ASIC
ATL 60
ATLS60系列
描述
爱特梅尔下一代ATL60系列CMOS专用集成电路使用的是0.6微米制造
拉闸门，氧化隔离，三层金属层的过程。丰富的单元库是可用
能够支持主要的CAD软件工具。与所有爱特梅尔公司ASIC系列，
客户参与度和满意度是不可或缺的步骤，所有的设计流程。应用的领域
ETY设计的可测性的技术是由库的支持，和宽
包装的选择范围可供选择。该ATLS版采用了细间距stag-
在接合焊盘复位此输出行达到最小的芯片尺寸可能对于一个给定垫
算。该ATLS60是仅在PQFP封装数量有限。
表1中。
ATL60阵列组织
设备
数
ATL60/4
ATL60/15
ATL60/25
ATL60/40
ATL60/60
ATL60/85
ATL60/110
ATL60/150
ATL60/200
ATL60/235
ATL60/300
ATL60/435
ATL60/550
ATL60/700
ATL60/870
ATL60/1100
注意：
生
门
4,000
15,000
25,000
38,000
58,000
86,000
110,000
149,000
195,000
232,000
301,000
430,000
545,000
693,000
870,000
1,119,000
路由
门
3,000
10,000
16,900
25,400
34,600
51,900
65,900
89,300
116,900
139,500
181,000
260,000
288,000
363,000
456,000
590,000
最大引脚
算
44
68
84
100
120
144
160
184
208
226
256
304
340
380
424
480
最大I / O
引脚
36
60
76
92
112
136
152
176
200
218
248
296
332
372
416
472
门
(1)
速度
200 PS
200 PS
200 PS
200 PS
200 PS
200 PS
200 PS
200 PS
200 PS
200 PS
200 PS
200 PS
200 PS
200 PS
200 PS
200 PS
为2的扇出在5.0伏特1.标称2输入与非门
牧师0388D - ASIC - 7月2日
1
ATLS60阵列组织
设备
数
ATLS60/80
ATLS60/100
ATLS60/120
ATLS60/144
ATLS60/160
ATLS60/208
ATLS60/225
ATLS60/256
注意：
生
门
12,500
20,400
30,200
44,600
55,300
96,500
113,500
148,200
路由
门
8,000
13,000
17,500
26,000
32,500
57,000
67,500
88,000
最大引脚
算
80
100
120
144
160
208
225
256
最大I / O
引脚
72
92
112
136
152
200
217
248
门
(1)
速度
200 PS
200 PS
200 PS
200 PS
200 PS
200 PS
200 PS
200 PS
为2的扇出在5.0伏特1.标称2输入与非门
设计
系统设计
支持
爱特梅尔支持设计完整的宏小区的主要软件模块库系统
独立实体，以及实用程序，用于检查的网表和准确的预路由延迟的模拟。
表2中。
设计系统的支持
系统
韵律
设计
系统公司
工具
作品
- 原理图和布局
NC的Verilog
- Verilog仿真
珍珠
- 静态路径
的Verilog- XL
- Verilog仿真
BUILDGATES
- 综合（境界）
的ModelSim
- Verilog和VHDL （ VITAL ）模拟器
莱昂纳多谱
- 逻辑综合
设计编译器
- 综合
DFT编译器 - 1 - Pass测试合成
BSD编译器 - 边界扫描合成
TetraMAX
- 自动测试向量生成
黄金时段
- 静态路径
VCS
- Verilog仿真
平面图经理
德彪西
第一次遇到
VERSION
4.46
3.3-s008
4.3-s095
3.3-s006
4.0-p003
5.5e
2001.1d
01.01-SP1
01.08-SP1
01.08-SP1
01.08
01.08-SP1
5.2
01.08-SP1
5.1
v2001.2.3
导师
图像
新思科技
诺瓦斯
软件公司
硅
透视
2
ATL60和ATLS60系列
0388D–ASIC–07/02
ATL60和ATLS60系列
设计流程
爱特梅尔提供了三种方法来实现的ASIC设计，同时保持
相同的基本设计流程的每个方法。该流涉及客户和
爱特梅尔所有严格审查和验收的步骤，如图下页。数据 -
当爱特梅尔收到并接受了完整的设计基地出现验收
数据库。
在这一关键步骤完成后，爱特梅尔进行物理布局和路线。功能
作和时序仿真执行的，基于物理设计，包括
代的背面注释报告给为客户提供最准确的
时序资料。最终设计评审是设计流程的最后一步之前
一代口罩。后此验收步骤完成后，生成掩码
并发布，与原型部件的陶瓷封装交付。
3
0388D–ASIC–07/02
ATL60和ATLS60系列
引脚德网络nition
需求
在物理设计步骤（即布局） ，一定的限制，在销defini-适用
化。在每一个角落销模被保留和可编程的电源和接地
只。所有其他的缓冲销是完全可编程的输入，输出，双向，时钟 -
成阵列，功率，或接地。
设计选项
逻辑综合
爱特梅尔公司可以接受寄存器传输级（ RTL ）设计的VHDL （ MIL - STD- 454 ， IEEE
STD 1076 ）或Verilog - HDL格式。爱特梅尔公司完全支持Synopsys公司的VHDL仿真
以及合成。 VHDL或Verilog - HDL是Atmel公司的首选执行的方法
ASIC设计。
Atmel公司已成功地翻译了几十现有的设计从最重要的ASIC
厂商到我们的ASIC。这些设计进行了优化速度和门数
并修改，添加逻辑和存储器，或复制的引脚对引脚兼容，嵌入式
更换。
Atmel公司已成功转换现有的FPGA / PLD的设计来自大部分主要供应商
到我们的ASIC。有四种主要的原因，从一个FPGA / PLD转换为
ASIC 。高容量设备（超过10,000个单位）为单个或组合的转换
设计是符合成本效益。性能往往可以在速度或功率变优化
消费。几个FPGA /可编程逻辑器件可被组合到单个芯片上，以减少成本
同时减少电路板空间的要求。最后，在情况下的FPGA / PLD
用于快速循环时间原型，一个ASIC可提供成本更低的答案
长期批量生产。
ASIC设计转换
FPGA和PLD
转换
5
0388D–ASIC–07/02
QQ：2880707522 复制
