【特点高性能，高密度，电可擦除可编程逻辑器件与416产品条款完全连接逻辑阵列15 ns最大引脚至引脚延】,IC型号ATF2500C-20JC,ATF2500C-20JC PDF资料,ATF2500C-20JC经销商,ic,电子元器件-51电子网

特点

高性能，高密度，电可擦除可编程逻辑器件

与416产品条款完全连接逻辑阵列

15 ns最大引脚至引脚延时为5V操作

24灵活的输出宏单元

- 48触发器 - 两元宏单元

- 72求和条款

- 所有触发器， I / O引脚饲料中独立

D-或T型触发器

产品期限或直接输入引脚时钟

注册或组合内反馈

向下兼容ATV2500B / BQ和ATV2500H软件

先进的电可擦除技术

- 可再编程

- 100％测试

44引脚表面贴装封装和DIP封装

灵活的设计：长达48埋触发器和24组合输出

同时

8同步产品条款

每个宏单元个别异步复位

每个宏单元OE控制

功能相当于ATV2500B / BQ和ATV2500H

2000V的ESD保护

安全保险丝功能保护守则

商用和工业温度范围参团

10年的数据保存

引脚保持选项

200毫安闭锁抗扰度

ATF2500C

CPLD系列

数据表

ATF2500C

框图

销刀豆网络gurations

引脚名称

CLK / IN

I / O

I / O 0,2,4 ...

I / O 1,3,5 ...

GND

VCC

功能

逻辑输入

时钟引脚和输入

双向缓冲器

“即使是” I / O缓冲器

“奇”的I / O缓冲器

地

+ 5V电源

CLK / IN

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

VCC

I/O17

I/O16

I/O15

I/O14

I/O13

I/O12

DIP

I/O6

I/O7

I/O8

I/O9

I/O10

I/O11

GND

I/O23

I/O22

I/O21

I/O20

I/O19

I/O18

PLCC / LCC / JLCC

I/O1

I/O0

GND

CLK / IN

I/O6

I/O12

GND

I/O18

I/O19

I/O2

I/O3

I/O4

I/O5

VCC

I/O17

I/O16

I/O15

I/O14

I/O13

I/O7

I/O8

I/O9

I/O10

I/O11

GND

I/O23

I/O22

I/O21

I/O20

注意：

（ PLCC / LCC / JLCC包）引脚4和引脚26

GND连接不是必需的，但是是消遣

ommended以提高抗噪声能力。

牧师0777I - PLD - 4月3日

描述

该ATF2500C是一个44引脚封装的最高密度PLD 。凭借其充分配置

连接的逻辑阵列和灵活宏单元结构，高门利用率是容易获得的。

该ATF2500C是一个高性能的CMOS （电可擦除）可编程逻辑

器件（PLD ），利用Atmel的成熟的电可擦除技术。

该ATF2500C组织一个通用阵列周围。所有引脚和反馈条款

始终提供给每一个宏。每38逻辑引脚阵列的输入，因为是输出

每个触发器的看跌期权。

在ATF2500C ， 4项产品被输入到每一个和项。此外，每个宏

细胞的3和项可以被组合以提供高达每总和项12个乘积项与

没有性能损失。每一触发器是单独的可选择的是或者D-或T型，亲

人们提供进一步的逻辑压实。另外，触发器24可以被旁路，以提供内部

组合反馈到逻辑阵列。

产品方面提供个性化的时钟和异步重置为每个触发器。在倒装

触发器也可以单独配置直接输入引脚的时钟。每路输出都有

使自己的产品期限。八同步预置产品方面起到任何的本地组

四个或八个触发器。提供预注册功能，以简化测试。所有寄存器

上电时自动复位。

使用

ATF2500C

家庭的许多

先进

特点

该ATF2500Cs先进的柔性包装更可用门为44引线比其它可编程逻辑器件。

一些ATF2500Cs主要特点是：

全连接的逻辑阵列 -

每个阵列的输入始终是提供给每一个产品

任期。这使得逻辑布局变得轻而易举。

可选择的D-和T型寄存器 -

每个ATF2500C触发器可以单独

配置为D-或T型。使用T型结构， JK和SR触发器是

也可以方便地创建。这些选项允许更高效的产品长期使用。

埋地组合反馈 -

每个宏单元的寄存器第二季度可能会绕过来

喂其输入（D / T 2 ）直接返回到逻辑阵列。这提供了进一步的逻辑扩展

能力，而无需使用宝贵的引脚资源。

可选的同步/异步时钟 -

每个ATF2500Cs的触发器

有一个专门的时钟乘积项。这将删除所有寄存器使用的限制

同一个时钟。埋地状态机，计数器和寄存器都可以共存于一台设备

而在不同的时钟运行。各个触发器的时钟源选择还允许

在一个混合更高的性能引脚的时钟和灵活的产品长期时钟

设计。

48寄存器A总 -

该ATF2500C提供两个触发器每个宏单元 - 共

48.每个寄存器都有其自己的时钟和复位条件，以及它自己的和项。

独立的I / O引脚和反馈路径 -

在ATF2500C每个I / O引脚有一个

专用输入路径。每48寄存器都有自己的任期反馈到数组

很好。这些特点，结合各个乘积项为每个I / O的输出使能，

便于真正的双向I / O设计。

组合的总和条款 -

每个输出宏单元的3项之和可以合并

成一个单一的术语。这提供了一个风扇在每一笔术语可达12个乘积项与

速度损失。

可编程引脚管理人电路 -

这些弱反馈锁存器是有用的公交车

接口应用。浮动引脚可以设定为一个已知的状态，如果该引脚饲养者

启用。

用户行（64比特） -

用它来存储信息，例如单元的历史。

ATF2500C家庭

0777I–PLD–4/03

ATF2500C家庭

上电复位

在ATF2500Cs寄存器被设计成在上电复位。在推迟了点

稍微从V

交叉V

RST

时，所有寄存器被复位到低状态。将输出状态

取决于输出缓冲器的极性。

此功能对于状态复位的性质，以及如何V的不确定性的关键

实际上上升

在该系统中，需要满足以下条件：

1. V

崛起必须是单调的，

2.复位发生后，所有的输入和反馈设置时间必须在开车前会见

时钟引脚或术语高，并

3.时钟引脚，并从其中时钟术语衍生的任何信号时，必须保持稳定

在t

参数

RST

描述

上电复位时间

上电复位电压

典型值

600

3.8

最大

1000

4.5

单位

级别上强制

奇怪我在/ O引脚

PRELOAD周期

Q选择引脚

状态

低

高

低

高

偶数/奇数

SELECT

低

高

即使Q1国家

循环后

HIGH / LOW

即使Q2州

循环后

HIGH / LOW

奇Q1国家

循环后

HIGH / LOW

奇Q2状态

循环后

HIGH / LOW

0777I–PLD–4/03

预紧力和

可观测

输出

该ATF2500Cs寄存器设置电路允许加载每个寄存器的异步

chronously具有高或低。此功能将简化测试，因为任何国家可以

压入寄存器来控制测试序列。 A V

上奇我的水平/ O引脚将强制

适当的寄存器高;一个V

将迫使它低的，独立的极性或其他的配置的

灰位的设置。

预压状态由SMP上放置一个10.25V到10.75V信号输入引线42时

预置时钟SMP的引线23被脉冲高，在I / O引脚的数据被放置到12

寄存器的Q选择和奇/偶选择引脚选择。

寄存器2可观测模式是通过将一个10.25V到10.75V信号引脚输入/铅2 。

在这种模式下，埋入寄存器组的内容将显示在相关联的输出

当OE控制信号是积极的。

程序设计

软件

支持

在ATF2500C的所有家庭成员可以设计与Atmel ， WinCUPL

。 ProChip

设计师

支持，预计不久。检查爱特梅尔网站获取ProChip的最新版本。

此外，该ATF2500C可以被编程以执行ATV2500Hs功能子集

（无T型触发器，针时钟或D / T2的反馈）使用ATV2500H DEC文件。在这

情况下， ATF2500C成为直接替换或升级速度的ATV2500H 。该

ATF2500C直接替代的ATV2500B / BQ和ATV2500H ，包括

缺乏对P4和P26额外的理由。

单个熔断器被提供，以防止ATF2500C保险丝型态未经授权的复制。一旦

编程时，输出会读期间确认编程。

安全保险丝应最后编程，它的效果是立竿见影的。

安全保险丝也抑制预紧和Q2可观察性。

安全保险丝

用法

总线型

脚老板

输入和I / O

所有ATF2500C家庭成员具有可编程的内部输入和I / O引脚管理人电路。

默认情况下，使用AT2500C / CQ系列更换时，包括

AT2500B / BQ或AT2500H ，是引脚和人员都没有被激活。

当引脚饲养活跃，输入或I / O不被外部驱动将保持其最后的

驱动状态。这确保了所有逻辑阵列的输入和输出设备是公知的状态。引脚

饲养者可以通过TTL兼容很容易地覆盖相对较弱的有源电路

驱动程序（参见输入和I / 以下图表）。

启用或禁用销门将电路由所选择的设备类型控制

逻辑编译器设备选择菜单。请参考软件的编译器模式选择

表中的更多细节。一旦脚老板电路都被禁止，正常终止proce-

需要未使用的输入和I / O的既定程序。

ATF2500C家庭

0777I–PLD–4/03

ATF2500C家庭

软件编译器模式选择

设备

ATF2500C-DIP

ATF2500C-PLCC

爱特梅尔 - WinCupL设备助记符

V2500C

V2500CPPK

V2500LCC

V2500CPPKLCC

脚老板

残

启用

残

启用

第三方编程支持

主要的第三方器件编程器支持三种类型的JEDEC文件。

设备

描述

V2500跨编程。

JEDEC文件兼容

V2500标准

JEDEC文件（在JEDEC文件总保险丝= 71648 ）。该程序员

自动禁用用户排保险丝，也禁止引脚门将

功能。熔丝校验将是相同的旧ATV2500H / L的文件。

这种类型的设备，建议客户有直接迁移

从ATV2500H / L的设备向ATF2500C设备。

V2500B跨编程。

JEDEC文件兼容

标准

V2500B

JEDEC文件（在JEDEC文件总保险丝=

71745).

程序员

将自动禁用用户排保险丝，也禁用引脚

门将功能。熔丝校验将是一样的老

ATV2500B / BQ / BQL / BL文件。这种类型的设备，建议

客户是直接从ATV2500B / BQ / BQL / BL迁移

设备向ATF2500C设备。

对用户行位编程支持和引脚门将位是用户自

可编程的。在JEDEC文件（总保险丝=

71816).

这是默认

设备类型，并建议对已重新编译他们的用户

源设计文件，专门针对ATF2500C设备。

ATF2500C （ V2500 ）

ATF2500C （ V2500B ）

ATF2500C

注意：

该ATF2500C有71816 JEDEC的保险丝。

输入图

可编程

选项

0777I–PLD–4/03

特点

高性能，高密度，电可擦除可编程逻辑器件

与416产品条款完全连接逻辑阵列

15 ns最大引脚至引脚延时为5V操作

24灵活的输出宏单元

- 48触发器 - 两元宏单元

- 72求和条款

- 所有触发器， I / O引脚饲料中独立

D-或T型触发器

产品期限或直接输入引脚时钟

注册或组合内反馈

向下兼容ATV2500B / BQ和ATV2500H软件

先进的电可擦除技术

- 可再编程

- 100％测试

44引脚表面贴装封装和40引脚DIP封装

灵活的设计：长达48埋触发器和24组合输出

同时

8同步产品条款

每个宏单元个别异步复位

每个宏单元OE控制

功能相当于ATV2500B / BQ和ATV2500H

2000V的ESD保护

安全保险丝功能保护守则

商用，工业和军用温度范围参团

10年的数据保存

引脚保持选项

200毫安闭锁抗扰度

绿色包装选项铅（Pb /无卤化物/ RoHS标准）可用

ATF2500C

CPLD系列

数据表

ATF2500C

1.描述

该ATF2500C是一个44引脚表面贴装封装中提供最高的密度PLD

年龄。凭借其完全连接的逻辑阵列和灵活的宏单元结构，高门

利用率是容易获得的。该ATF2500C是一个高性能的CMOS （电气

美云擦除），可编程逻辑器件（ PLD），利用Atmel的证明

电可擦除技术。这PLD现在是一个完全绿色或可LHF

（铅，无卤化物）封装。

图1-1 。

框图

0777K–PLD–1/24/08

该ATF2500C组织一个通用阵列周围。所有引脚和反馈条款

始终提供给每一个宏。每38逻辑引脚阵列的输入，因为是输出

每个触发器的看跌期权。

在ATF2500C ， 4项产品被输入到每一个和项。此外，每个宏单元的

3求和项可以被组合以提供高达每总和项12的乘积项，没有per-

formance处罚。每一触发器是单独的可选择的是或者D-或T型，提供

进一步的逻辑压实。另外，触发器24可以被旁路，以提供内部组合

torial反馈到逻辑阵列。

产品方面提供个性化的时钟和异步重置为每个触发器。触发器

也可单独地配置为具有直接输入引脚的时钟。每个输出都有自己的

使产品的术语。八同步预置乘积项服务的本地组四个或

八个触发器。提供预注册功能，以简化测试。所有寄存器automati-

地清除上电时。

2.引脚配置

表2-1 。

引脚名称

CLK / IN

I / O

I / O 0,2,4 ...

I / O 1,3,5 ...

GND

VCC

销刀豆网络gurations

功能

逻辑输入

时钟引脚和输入

双向缓冲器

即使I / O缓冲器

奇怪的I / O缓冲器

地

+ 5V电源

图2-1 。

CLK / IN

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

VCC

I/O17

I/O16

I/O15

I/O14

I/O13

I/O12

DIP

I/O6

I/O7

I/O8

I/O9

I/O10

I/O11

GND

I/O23

I/O22

I/O21

I/O20

I/O19

I/O18

图2-2 。

PLCC

I/O1

I/O0

GND

CLK / IN

I/O6

注意：

（ PLCC封装）引脚4和引脚26 GND连接

不是必需的，但推荐用于改进噪声

免疫力。

ATF2500C

0777K–PLD–1/24/08

I/O12

GND

I/O18

I/O19

I/O2

I/O3

I/O4

I/O5

VCC

I/O17

I/O16

I/O15

I/O14

I/O13

I/O7

I/O8

I/O9

I/O10

I/O11

GND

I/O23

I/O22

I/O21

I/O20

ATF2500C

3.使用ATF2500C家庭的许多先进的功能

该ATF2500Cs先进的柔性包装更可用门为44引线比其它可编程逻辑器件。

一些ATF2500Cs主要特点是：

全连接的逻辑阵列 -

每个阵列的输入始终是提供给每一个乘积项。

这使得逻辑布局变得轻而易举。

可选择的D-和T型寄存器 -

每个ATF2500C触发器可以单独

配置为D-或T型。使用T型结构， JK和SR触发器也

轻松创建。这些选项允许更高效的产品长期使用。

埋地组合反馈 -

每个宏单元的寄存器第二季度可能会绕过喂

其输入端（D / T 2 ）直接返回到逻辑阵列。这提供了进一步的逻辑扩展能力

无需使用宝贵的引脚资源。

可选的同步/异步时钟 -

每个ATF2500Cs的触发器有

专用时钟乘积项。这将删除所有寄存器使用相同的约束

时钟。埋地状态机，计数器和寄存器都可以共存，而在一台设备

在不同的时钟运行。各个触发器的时钟源选择还允许混合

更高的性能引脚的时钟和灵活的产品期限内的一体式设计的时钟。

48寄存器A总 -

该ATF2500C提供了两个触发器每个宏单元 - 一共有48 。

每个寄存器都有其自己的时钟和复位条件，以及它自己的和项。

独立的I / O引脚和反馈路径 -

在ATF2500C每个I / O引脚都有一个专用的

输入路径。每48寄存器都有自己的任期反馈到数组也是如此。这些

特点，结合各个方面的产品为每个I / O的输出使能，有利于真实

双向I / O设计。

组合的总和条款 -

每个输出宏单元的3和项可以被组合成

一个学期。这提供了一个风扇在每一笔术语可达12个乘积项与

没有速度

点球。

可编程引脚管理人电路 -

这些弱反馈锁存器是有用的公交车

接口应用。浮动引脚可以设定为一个已知的状态，如果该引脚饲养者

启用。

用户行（64比特） -

用它来存储信息，例如单元的历史。

0777K–PLD–1/24/08

4，上电复位

在ATF2500Cs寄存器被设计成在上电复位。在推迟了点

稍微从V

交叉V

RST

时，所有寄存器被复位到低状态。将输出状态

取决于输出缓冲器的极性。

此功能对于状态复位的性质，以及如何V的不确定性的关键

实际上在上升

该系统中，需要满足以下条件：

1. V

崛起必须是单调的，

2.复位发生后，所有的输入和反馈设置时间必须在开车前会见

时钟引脚或术语高，并

3.时钟引脚，并从其中时钟术语衍生的任何信号时，必须保持稳定

在t

图4-1 。

上电复位波形

表4-1 。

参数

RST

上电复位

描述

上电复位时间

上电复位电压

典型值

600

3.8

最大

1000

4.5

单位

ATF2500C

0777K–PLD–1/24/08

ATF2500C

5.预载和注册输出的可观测

该ATF2500Cs寄存器设置有电路，以允许装载每个寄存器asynchro-的

nously具有高或低。此功能将简化测试，因为任何国家可以强制

到寄存器中，以控制测试序列。 A V

上奇我的水平/ O引脚将迫使了合

priate寄存器高;一个V

将迫使它低的，独立的极性或其他配置的位

设置。

预压状态由SMP上放置一个10.25V到10.75V信号输入引线42时

预置时钟SMP的引线23被脉冲高，在I / O引脚的数据被放入12稳压

存器所选择的Q选择和奇/偶选择引脚。

寄存器2可观测模式由引脚放置一个10.25V到10.75V信号输入/铅2.

该模式下，掩埋寄存器组的内容将显示在相关联的输出时

在OE控制信号是积极的。

图5-1 。

预压波形

表5-1 。

预紧水平

Q选择

引脚状态

低

高

低

高

偶数/奇数

SELECT

低

高

即使Q1

国后

周期

HIGH / LOW

即使Q2

国后

周期

HIGH / LOW

奇Q1

国后

周期

HIGH / LOW

奇Q2

国后

周期

HIGH / LOW

被迫在奇数级

在I / O引脚

PRELOAD周期

0777K–PLD–1/24/08