【特点高密度，高性能，电可擦除复杂可编程逻辑器件- 3.0V至3.6V工作电压范围- 128个宏单元-】,IC型号ATF1508ASVL-20AU100,ATF1508ASVL-20AU100 PDF资料,ATF1508ASVL-20AU100经销商,ic,电子元器件-51电子网

特点

高密度，高性能，电可擦除

复杂可编程逻辑器件

- 3.0V至3.6V工作电压范围

- 128个宏单元

- 每个宏单元，可扩展5产品条款高达40宏单元

- 84 ， 100 ， 160引脚

- 15 ns最大引脚至引脚延时

- 注册操作高达77 MHz的

- 增强的路由资源

灵活的逻辑宏单元

- D / T /锁存器配置的触发器

- 全球和个人寄存器控制信号

- 全球和个人输出使能

可编程输出摆率

- 可编程输出集电极开路选项

- 通过在一个COM输出埋葬一个注册的最大的逻辑利用率

先进的电源管理功能

- 自动5 μA待机为“L”版本

- 引脚控制的100 μA待机模式

- 可编程引脚门将输入和I / O

- 每个宏单元省电功能

提供商业和工业温度范围

可提供84引脚PLCC和100引脚PQFP和TQFP封装，

160引脚PQFP封装

高级EE技术

- 100％测试

- 完全可再编程

- 10,000编程/擦除周期

- 20年的数据保存

- 2000V的ESD保护

- 200毫安闭锁抗扰度

JTAG边界扫描测试IEEE标准。 1149.1-1990和1149.1a - 1993支持

快速的在系统可编程（ ISP ）通过JTAG

符合PCI标准

安全保险丝功能

绿色（无铅/无卤化物/ RoHS标准）封装选项

HIGH-

性能

EE PLD

ATF1508ASV

ATF1508ASVL

增强功能

改进的连接（附加的反馈路径，交替输入路由）

输出使能产品条款

透明锁存模式

组合输出，带内的任何宏蜂窝注册反馈

三个全局时钟引脚

在全局时钟，输入和I ITD （输入瞬态检测）电路/ O

从产品期限快速注册输入

可编程的“脚老板”选项

上电复位选项

上拉功能的JTAG引脚TMS和TDI

先进的电源管理功能

- 边控掉电“L”

- 个人宏单元电源选项

- 禁用ITD在全球时钟，输入和I / O的“Z”零部件

牧师1408H - PLD - 7月5日

84引脚PLCC

顶视图

I / O

GND

I / O

VCCINT

INPUT/OE2/GCLK2

输入/ GCLR

INPUT/OE1

INPUT/GCLK1

GND

I/O/GCLK3

I / O

VCCIO

I / O

100引脚PQFP

顶视图

I / O

GND

I / O

VCCINT

INPUT/OE2/GCLK2

输入/ GCLR

INPUT/OE1

INPUT/GCLK1

GND

I/O/GCLK3

I / O

VCCIO

I / O

VCCIO

I / O

GND

VCCINT

I / O

I/O/PD2

I / O

GND

I / O

VCCIO

I/O/PD1

VCCIO

I / O / TDI

I / O

GND

I / O

I / O / TMS

I / O

VCCIO

I / O

GND

I / O

GND

I / O / TDO

I / O

VCCIO

I / O

I / O / TCK

I / O

GND

I / O

100

I / O

I/O/PD1

I / O

VCCIO

I / O / TDI

I / O

GND

I / O

I / O / TMS

I / O

VCCIO

I / O

GND

I / O

GND

I / O / TDO

I / O

VCCIO

I / O

I / O / TCK

I / O

GND

I / O

VCCIO

I / O

100引脚TQFP

顶视图

I / O

GND

I / O

VCCINT

INPUT/OE2/GCLK2

输入/ GCLR

INPUT/OE1

INPUT/GCLK1

GND

I/O/GCLK3

I / O

VCCIO

I / O

160

159

158

157

156

155

154

153

152

151

150

149

148

147

146

145

144

143

142

141

140

139

138

137

136

135

134

133

132

131

130

129

128

127

126

125

124

123

122

121

120

119

118

117

116

115

114

113

112

111

110

109

108

107

106

105

104

103

102

101

100

I / O

I/O/PD2

I / O

N / C

I / O

GND

I / O

VCCINT

INPUT/OE2/GCLK2

输入/ GCLR

INPUT/OE1

INPUT/GCLK1

GND

I/O/GCLK3

I / O

VCCIO

I / O

N / C

I / O

VCCIO

I / O

GND

VCCINT

I / O

I/O/PD2

I / O

GND

I / O

160引脚PQFP

顶视图

I/O/PD1

I / O

VCCIO

I / O / TDI

I / O

GND

I / O

I / O / TMS

I / O

VCCIO

I / O

GND

I / O / TDO

I / O

VCCIO

I / O

I / O / TCK

I / O

GND

I / O

VCCIO

GND

I / O

VCCIO

I / O

GND

VCCINT

I / O

I/O/PD2

I / O

GND

I / O

N / C

VCCIO

I / O / TDI

I / O

GND

I / O

I / O / TMS

I / O

VCCIO

I / O

N / C

GND

I / O / TDO

I / O

VCCIO

I / O

I / O / TCK

I / O

GND

I / O

N / C

100

ATF1508ASV(L)

1408H–PLD–7/05

I / O

GND

I / O

N / C

I / O

VCCIO

I / O

GND

VCCINT

I / O

I/O/PD1

I / O

GND

I / O

N / C

I / O

VCCIO

I / O

ATF1508ASV(L)

框图

612个

1408H–PLD–7/05

描述

该ATF1508ASV （L）为一个高性能，高密度复杂可编程逻辑

器件（CPLD ），利用Atmel的成熟的电可擦除技术。 128

逻辑宏单元和多达100个输入端，它很容易地从多个初始TTL， SSI的集成逻辑，

MSI ， LSI和经典的可编程逻辑器件。该ATF1508ASV （ L）的增强型路由交换矩阵

增加可用门数，并增加成功的引脚锁定设计赔率

修改。

该ATF1508ASV （ L）拥有多达96个双向I / O引脚和四个专用输入引脚，

根据器件封装的选择的类型。每个专用引脚也可以作为

作为一个全球性的控制信号，时钟寄存器，寄存器复位或输出使能。每个这些

控制信号可被选择用于每个单独的宏小区内使用。

每128个宏单元中产生的埋入反馈前进到全局总线。

每个输入和I / O引脚也能服务于全球的总线。在每个逻辑开关矩阵

块，然后选择来自全局总线40的各个信号。每个宏单元还gener-

阿泰一个折返逻辑术语，去一个地方总线。之间的级联逻辑

在ATF1508ASV （ L）宏单元可以快速，有效地生成复杂的逻辑功能

系统蒸发散。该ATF1508ASV （L）包含八个这样的逻辑链，每一个都能够产生的

综上所述术语逻辑用风扇在高达40个乘积项。

该ATF1508ASV （L）的宏小区，在图1中示出，具有足够的灵活性来支持highly-

复杂的逻辑功能在高速运行。宏蜂窝包括五个部分：

乘积项和乘积项选择多路复用器，或/异或/级联逻辑，一个触发器，

输出选择并启用，以及逻辑阵列输入。

未使用的宏单元是由编译器自动关闭，以减少功率变

消费。一个安全的保险丝，当编程，保护的内容

ATF1508ASV （L）。的用户签名的两个字节（16位）是可访问的用户

用途，如存储项目名称，型号，版本或日期。用户拍号

TURE访问无论安全熔丝的状态。

该ATF1508ASV （ L）装置是一种在系统可编程（ ISP）的设备。它使用

行业标准的4针JTAG接口（ IEEE标准1149.1 ），并完全符合

JTAG的边界扫描描述语言（ BSDL ）。 ISP允许器件是亲

编程不从印刷电路板中除去它。除了简化

制造流程， ISP也可以通过将取得在该领域的设计修改

软件。

产品条款及选择

MUX

每个ATF1508ASV （ L）宏单元有五个乘积项。每款产品期限为收到

它的输入来自全球的总线和区域公交的所有信号。

该产品期限选择多路转换器（ PTMUX ）分配的五大产品条款

需要宏蜂窝逻辑门和控制信号。该PTMUX编程

由设计编译器，选择最佳的宏单元配置决定。

OR / XOR / CASCADE逻辑

该ATF1508ASV （ L）的逻辑结构设计，以有效地支持所有类型的逻辑。

在单个宏小区中，所有乘积项可以被路由到或门，产生一个

5 ，输入和/或和项。与来自邻近宏小区的加入Casin酒店的，

这可扩展到多达40个乘积项与一些额外的延迟。

宏蜂窝的异或门可以有效的实现比较和运算

功能。一个输入到异或来自OR和项。其他XOR输入可

是一个乘积项或一个固定的高或低的水平。用于组合输出，固定电平

允许输入极性选择。对于已注册的功能，固定级别允许德摩根

最小化的乘积项。 XOR门也被用于模拟的T和JK型

触发器。

ATF1508ASV(L)

1408H–PLD–7/05

ATF1508ASV(L)

倒装佛罗里达州运

该ATF1508ASV （L）的触发器具有非常灵活的数据和控制功能。数据

输入可以来自异或门，从一个单独的乘积项，或直接从

在I / O引脚。选择单独的乘积项允许创建埋注册

在一个组合输出宏单元的反馈。（此功能会自动imple-

由钳工软件mented ）。除了D，T， JK和SR运行，该触发器可以

也可以配置为一个流过锁存器。在这种模式中，数据通过时

时钟为高时，在时钟为低电平进行锁存。

时钟本身可以是全局的CLK信号（ GCK ）或单个乘积项。

触发器在时钟的上升沿改变状态。当GCK信号作为

时钟，对宏小区的乘积项可以被选择为时钟使能。当

时钟使能功能处于激活状态和使能信号（乘积项）为低电平时，所有时钟

边缘被忽略。触发器的异步复位信号（AR）可以是格洛

BAL清除（ GCLEAR ），产品期限，或始终关闭。 AR也可以是一个逻辑或

GCLEAR与产品期限。异步预置（AP）可以是一个乘积项或

始终关闭。

图1 。

ATF1508ASV （L）的宏单元

1408H–PLD–7/05