描述
该ATF1508ASV (L)为一个高性能,高密度复杂可编程逻辑
器件(CPLD ) ,利用Atmel的成熟的电可擦除技术。 128
逻辑宏单元和多达100个输入端,它很容易地从多个初始TTL, SSI的集成逻辑,
MSI , LSI和经典的可编程逻辑器件。该ATF1508ASV ( L)的增强型路由交换矩阵
增加可用门数,并增加成功的引脚锁定设计赔率
修改。
该ATF1508ASV ( L)拥有多达96个双向I / O引脚和四个专用输入引脚,
根据器件封装的选择的类型。每个专用引脚也可以作为
作为一个全球性的控制信号,时钟寄存器,寄存器复位或输出使能。每个这些
控制信号可被选择用于每个单独的宏小区内使用。
每128个宏单元中产生的埋入反馈前进到全局总线。
每个输入和I / O引脚也能服务于全球的总线。在每个逻辑开关矩阵
块,然后选择来自全局总线40的各个信号。每个宏单元还gener-
阿泰一个折返逻辑术语,去一个地方总线。之间的级联逻辑
在ATF1508ASV ( L)宏单元可以快速,有效地生成复杂的逻辑功能
系统蒸发散。该ATF1508ASV (L)包含八个这样的逻辑链,每一个都能够产生的
综上所述术语逻辑用风扇在高达40个乘积项。
该ATF1508ASV (L)的宏小区,在图1中示出,具有足够的灵活性来支持highly-
复杂的逻辑功能在高速运行。宏蜂窝包括五个部分:
乘积项和乘积项选择多路复用器,或/异或/级联逻辑,一个触发器,
输出选择并启用,以及逻辑阵列输入。
未使用的宏单元是由编译器自动关闭,以减少功率变
消费。一个安全的保险丝,当编程,保护的内容
ATF1508ASV (L)。的用户签名的两个字节(16位)是可访问的用户
用途,如存储项目名称,型号,版本或日期。用户拍号
TURE访问无论安全熔丝的状态。
该ATF1508ASV ( L)装置是一种在系统可编程( ISP)的设备。它使用
行业标准的4针JTAG接口( IEEE标准1149.1 ) ,并完全符合
JTAG的边界扫描描述语言( BSDL ) 。 ISP允许器件是亲
编程不从印刷电路板中除去它。除了简化
制造流程, ISP也可以通过将取得在该领域的设计修改
软件。
产品条款及选择
MUX
每个ATF1508ASV ( L)宏单元有五个乘积项。每款产品期限为收到
它的输入来自全球的总线和区域公交的所有信号。
该产品期限选择多路转换器( PTMUX )分配的五大产品条款
需要宏蜂窝逻辑门和控制信号。该PTMUX编程
由设计编译器,选择最佳的宏单元配置决定。
OR / XOR / CASCADE逻辑
该ATF1508ASV ( L)的逻辑结构设计,以有效地支持所有类型的逻辑。
在单个宏小区中,所有乘积项可以被路由到或门,产生一个
5 ,输入和/或和项。与来自邻近宏小区的加入Casin酒店的,
这可扩展到多达40个乘积项与一些额外的延迟。
宏蜂窝的异或门可以有效的实现比较和运算
功能。一个输入到异或来自OR和项。其他XOR输入可
是一个乘积项或一个固定的高或低的水平。用于组合输出,固定电平
允许输入极性选择。对于已注册的功能,固定级别允许德摩根
最小化的乘积项。 XOR门也被用于模拟的T和JK型
触发器。
4
ATF1508ASV(L)
1408H–PLD–7/05