描述
该ATF1508AS是一个高性能,高密度复杂可编程逻辑器件
( CPLD ) ,利用Atmel的成熟的电可擦除技术。随着128的逻辑宏单元
和多达100个的输入,它很容易从几个TTL , SSI , MSI , LSI和经典的集成逻辑
可编程逻辑器件。该ATF1508AS的增强型路由开关矩阵增加可用门数和
增加成功的引脚锁定设计修改的赔率。
该ATF1508AS有多达96个双向I / O口和四个专用输入管脚,具体
在器件封装的选择的类型。每个专用引脚也可以作为一个全局控制
信号,时钟寄存器,寄存器复位或输出使能。每个这些控制信号可以是
选择用于每个单独的宏小区内使用。
每128个宏单元中产生的埋入反馈前进到全局总线。每
输入和I / O引脚也能服务于全球的总线。每个逻辑块中的开关矩阵,然后
选择从全局总线40的各个信号。每个宏单元也产生一个折返
逻辑术语,去一个地方总线。在ATF1508AS宏单元之间的逻辑级联
允许快速,高效生成复杂的逻辑功能。该ATF1508AS包含八个
这样的逻辑链,每一个都能够创建和项的逻辑与扇入高达40产物
条款。
该ATF1508AS宏小区,在图1中示出,具有足够的灵活性来支持高度复杂
逻辑函数以高速运转。宏蜂窝包括五个部分:产品条款
和乘积项选择多路复用器; OR / XOR / CASCADE逻辑,触发器,输出选择和
启用和逻辑阵列输入。
未使用的宏单元是由编译器自动关闭以降低电力消耗
化。一个安全的保险丝,当编程,保护ATF1508AS的内容。两个字节
(16比特)的用户信号都可以访问为目的,例如存储项目的用户
名称,零件号,修订或日期。用户签名是可访问的,无论状态
安全导火索。
该ATF1508AS设备是在系统可编程( ISP)的设备。它采用了业界标
准4针JTAG接口( IEEE标准1149.1 ) ,并完全符合JTAG的Boundary-
扫描描述语言( BSDL ) 。 ISP允许器件不用可以拆卸进行编程
从印刷电路板荷兰国际集团的。除了简化了制造流程, ISP也
可以通过软件来进行该领域的设计修改。
产品条款及
选择MUX
每个ATF1508AS宏单元有五个乘积项。每个产品长期接收作为其输入
同时从全局总线和区域公交的所有信号。
根据需要的乘积项选择多路复用器( PTMUX )分配的五个乘积项
宏蜂窝的逻辑门和控制信号。该PTMUX编程由所确定的
设计编译器,选择最佳的宏单元配置。
OR / XOR /
级联逻辑
该ATF1508AS的逻辑结构设计,以有效地支持所有类型的逻辑。在一个
单个宏小区中,所有乘积项可以被路由到或门,产生一个5输入
AND / OR和项。通过添加来自邻近宏小区的Casin酒店的,这可以是
扩展到多达40个乘积项一点点小的额外延迟。
宏蜂窝的异或门可以有效的实现比较和运算功能的
系统蒸发散。一个输入到异或来自OR和项。其它异或输入可以是一个
乘积项或一个固定的高或低的水平。用于组合输出,固定电平输入
允许极性选择。对于已注册的功能,固定级别允许德摩根minimiza-
化产品方面。 XOR门也被用于模拟的T和JK型触发器。
4
ATF1508AS(L)
0784O–PLD–09/02