特点
高密度,高性能,电可擦除复杂可编程
逻辑器件
- 64宏单元
- 每个宏单元,可扩展5产品条款高达40宏单元
- 44 , 68 , 84 , 100引脚
- 7.5 ns最大引脚至引脚延时
- 注册操作高达125 MHz
- 增强的路由资源
在系统编程( ISP )通过JTAG
灵活的逻辑宏单元
- D / T /锁存器配置的触发器
- 全球和个人寄存器控制信号
- 全球和个人输出使能
可编程输出摆率
- 可编程输出集电极开路选项
- 通过埋设注册一个COM输出最大逻辑利用率
先进的电源管理功能
- 自动μA待机为“L”版本
- 品控1毫安待机模式
- 在输入可编程引脚门将电路和I / O
- 每个宏单元省电功能
提供商业和工业温度范围
可在44- , 68- ,和84引脚PLCC ; 44-和100引脚TQFP ;和100引脚PQFP
高级EE技术
- 100%测试
- 完全可再编程
- 10,000编程/擦除周期
- 20年的数据保留
- 2000V的ESD保护
- 200毫安闭锁抗扰度
JTAG边界扫描测试IEEE标准。 1149.1-1990和1149.1a - 1993支持
符合PCI标准
3.3V或5.0V的I / O引脚
安全保险丝功能
HIGH-
性能
复
可编程
逻辑器件
ATF1504AS
ATF1504ASL
增强功能
改进的连接(附加的反馈路径,交替输入路由)
输出使能产品条款
透明 - 锁存模式
组合输出,带内的任何宏蜂窝注册反馈
三个全局时钟引脚
在全局时钟,输入和I ITD (输入瞬态检测)电路/ O
从产品期限快速注册输入
可编程的“脚老板”选项
V
CC
上电复位选项
上拉功能的JTAG引脚TMS和TDI
先进的电源管理功能
- 边控掉电“L”
- 个人宏单元电源选项
- 禁用ITD在全球时钟,输入和I / O
牧师0950N - PLD - 7月2日
1
描述
该ATF1504AS是一个高性能,高密度复杂可编程逻辑
器件(CPLD ) ,利用Atmel的成熟的电可擦除存储器技术。
用64逻辑宏单元和高达68的输入,它很容易从几个TTL集成逻辑
SSI , MSI , LSI和经典的可编程逻辑器件。该ATF1504AS的增强型路由交换矩阵
增加可用门数和成功的引脚锁定设计修改的可能性。
该ATF1504AS有多达68个双向I / O口和四个专用输入引脚,
根据器件封装的选择的类型。每个专用引脚也可以作为
作为一个全球性的控制信号,时钟寄存器,寄存器复位或输出使能。每个这些
控制信号可被选择用于每个单独的宏小区内使用。
每64个宏单元中产生的埋入反馈前进到全局总线。
每个输入和I / O引脚也能服务于全球的总线。在每个逻辑开关矩阵
块,然后选择来自全局总线40的各个信号。每个宏单元还gener-
阿泰一个折返逻辑术语,去一个地方总线。之间的级联逻辑
在ATF1504AS宏单元可以快速,有效地生成复杂的逻辑功能
系统蒸发散。该ATF1504AS包含四个这样的逻辑链,每一个都能够产生总和的
与扇入可达40个乘积项术语逻辑。
该ATF1504AS宏小区,在图1中示出,具有足够的灵活性来支持高的COM
复杂逻辑功能以高速运转。宏蜂窝包括五个部分:
乘积项和乘积项选择多路复用器,或/异或/级联逻辑,一个触发器,
输出选择并启用,以及逻辑阵列输入。
4
ATF1504AS(L)
0950N–PLD–07/02
ATF1504AS(L)
框图
I / O ( MC64 ) / GCLK3
未使用的乘积项是由编译器自动关闭以降低功耗
消费。一个安全的保险丝,当编程,保护的内容
ATF1504AS 。的用户签名的两个字节(16位)是可访问的,以供陈建用户
提出了诸如存储项目名称,型号,版本或日期。用户签名
访问无论安全熔丝的状态。
该ATF1504AS设备是在系统可编程( ISP)的设备。它使用的行业
尝试标准的4针JTAG接口( IEEE标准1149.1 ) ,并完全符合JTAG的
边界扫描描述语言( BSDL ) 。 ISP允许器件进行编程
不从印刷电路板上去除它。除了简化了制造
图灵流量, ISP也可以通过软件来进行现场修改设计。
5
0950N–PLD–07/02