特点
操作间2.7V至5.5V
高密度，高性能的电可擦除情结
可编程逻辑器件
- 44引脚， 32个I / O CPLD
- 12 ns最大引脚至引脚延时
- 注册投产达90.9兆赫
- 完全连接的输入和反馈逻辑阵列
灵活的逻辑宏单元
- D / T /锁存器配置的触发器
- 全球和个人寄存器控制信号
- 全球和个人输出使能
可编程输出摆率
先进的电源管理功能
- 自动3毫安待机（ ATF1500ABVL ）
- 可通过引脚控制5
待机模式（典型值）
- 可编程引脚门将输入和I / O
提供商业和工业温度范围
可提供44引脚PLCC和TQFP封装
先进的闪存技术
- 100％测试
- 完全可再编程
- 100编程/擦除周期
- 20年的数据保存
- 2000V的ESD保护
- 200毫安闭锁抗扰度
支持流行的第三方工具
安全保险丝功能
HIGH-
性能
EE PLD
ATF1500ABV
ATF1500ABVL
ATF1500ABV/L
描述
该ATF1500ABV是一款高性能，高密度复杂可编程逻辑器件。建立在
先进的Flash技术，它具有最大的引脚对引脚12纳秒，并支持延迟
速度时序逻辑运行在高达90.9兆赫。随着32逻辑宏单元和高达
36输入，很容易从几个TTL ， SSI ， MSI和经典PLD的集成逻辑。
该ATF1500ABV的全局输入和反馈架构简化了逻辑布局
并消除了因设计变更引出线的变化。
（续）
销刀豆网络gurations
针
名字
CLK
I
I / O
GCLR
OE1,
OE2
V
CC
PD
功能
时钟
逻辑输入
双向
缓冲器
寄存器复位
（低电平有效）
OUTPUT ENABLE
（低电平有效）
（ + 3V至5.25V ）
供应
掉电
（高电平有效）
指数
角落
I / O
I / O
I / O / PD
VCC
OE2/I
GCLR / I
OE1/I
CLK / I
GND
I / O
I / O
PLCC
顶视图
TQFP
顶视图
44 42 40
38
36 34
43 41 39
37
35
I / O
I / O
I / O
GND
I / O
I / O
I / O
I / O
VCC
I / O
I / O
1
2
3
4
5
6
7
8
9
10
11
13 15 17 19 21
12 14 16 18 20 22
I / O
I / O
I / O
I / O
GND
VCC
I / O
I / O
I / O
I / O
I / O
33
32
31
30
29
28
27
26
25
24
23
I / O
I / O
I / O
I / O
VCC
I / O
I / O
I / O
I / O
GND
I / O
牧师0723D - 98分之6
1
功能逻辑图
(1)
注意：
1.
连接宏箭头指示方向和Casin酒店/ CASOUT数据流的分组。
2
ATF1500ABV/L
ATF1500ABV/L
该ATF1500ABV有32个双向I / O引脚和4 ded-
icated输入引脚。每个专用输入引脚还可以作为
作为一个全球性的控制信号：时钟寄存器，寄存器复位或
输出使能。每个这些控制信号可以是
选择用于每个单独的宏小区内使用。
每32逻辑宏单元生成埋馈
回来，都到了全局总线。每个输入和I / O引脚
也服务于全球的总线。因为这个世界的巴士─
唱歌，这些信号始终是提供给所有32
宏小区中的设备。
每个宏单元也产生一个折返的逻辑来看，这
去一个地方总线。一个区域内的公交车全部信号
连接到区域内的所有16个宏单元。
在ATF1500ABV宏单元之间的逻辑级联
允许快速，高效生成复杂的逻辑功能。
该ATF1500ABV包含4个这样的逻辑链，每
能够创建和项逻辑用风扇在高达40的
产品条款。
速度/电源管理
该ATF1500ABV有几个内置的速度和力量
管理功能。该ATF1500ABV包含电路
自动使器件进入低功耗待机动
通过模式的时候没有逻辑转换正在发生。这不
不仅降低了电力消耗在非活动期间，
而且还提供了成比例的功率节省的大多数
在系统运行的应用程序的速度低于10兆赫。
所有ATF1500ABVs也有一个可选的引脚控制
掉电模式。在这种模式下，电流下降到低于10
A.
当选择了关机选项， PD引脚是
采用断电的部分。掉电选项
设计源文件中的选择。当启用时，
器件进入掉电时， PD引脚为高电平。在
在掉电模式下，所有内部逻辑信号被锁定
并举行，因为是任何启用的输出。所有引脚传输
忽略，直到PD被拉低。当电源关断
被使能的功能，对PD不能被用作逻辑输入
或输出。然而， PD引脚的宏小区可能仍然是
用于生成埋折返和逻辑级联显
良。
每路输出还具有单独的摆率控制。这可能
可用于降低系统噪声通过减缓输出
不需要以最高速度运行。输出
默认缓慢切换，并可以被指定为快
开关在设计文件中。
公交友好引脚守护者输入和
I / O的
在ATF1500ABV所有输入和I / O引脚具有编程
梅布尔“数据员”电路。如果被激活，当任何引脚
驱动为高或低，随后悬空，它会
留在那个以前的高或低的水平。
该电路可以防止未使用的输入和I / O线
浮到中间电压电平，这导致避孕
埃森功耗和系统噪声。门将
电路无需外部上拉电阻和
消除他们的直流功耗。
脚老板电路可以被禁用。编程所配置
受控于所述逻辑设计文件。一旦脚老板电路
被禁用的，正常终止的程序是必需的
对于未使用的输入和I / O 。
设计软件支持
ATF1500ABV设计是由几个第三方支持
工具。自动化装配工让逻辑综合运用多种
高层次的描述语言和格式。
输入图
V
CC
I / O图
V
CC
OE
数据
I / O
输入
100K
V
CC
ESD
保护
电路
可编程
选项
100K
可编程
选项
3
ATF1500ABV宏单元
ATF1500ABV宏单元
该ATF1500ABV宏单元有足够的灵活性来支持
高度复杂的逻辑功能以高速运转。该
宏单元包括五个部分：产品的术语和的精良
UCT长期选择复用器; OR / XOR / CASCADE逻辑;翻盖
翻牌;输出选择并启用;与逻辑阵列输入。
产品条款及选择MUX
每个ATF1500ABV宏单元有五个乘积项。每
乘积项接收作为其输入来自两个的所有信号
全局总线和区域总线。
该产品期限选择多路转换器（ PTMUX ）的分配
5个乘积项根据需要宏蜂窝逻辑门
和控制信号。该PTMUX编程是阻止 -
由设计编译器，选择最佳开采
宏单元配置。
OR / XOR / CASCADE逻辑
该ATF1500ABV宏蜂窝的OR / XOR / CASCADE逻辑
结构被设计成有效地支持所有类型的逻辑。
在单个宏小区中，所有乘积项可
路由到或门，产生一个5输入和/或总和
4
任期。与来自相邻的另外的Casin酒店的
宏单元，这可以扩展到多达40个产品
方面有很小的附加延时。
宏蜂窝的异或门可以有效的实现
的比较和运算功能。一个输入到异或
来自OR和项。其他XOR输入可以是
一个乘积项或固定的高或低的水平。对于combinato-
里亚尔输出，固定电平输入允许输出极性
选择。对于已注册的功能，固定的水平让德
摩根最小化的乘积项。异或门是
也可用于模拟JK型触发器。
拖鞋
该ATF1500ABV的触发器具有非常灵活的数据和反对
控制功能。数据输入可以来自异或
门或从一个单独的乘积项。选择另行
率乘积项允许创建埋注册
在一个组合输出宏单元的反馈。
除了D，T， JK和SR运行时，触发器可以
也可以配置为一个流过锁存器。在这种模式下，
ATF1500ABV/L
ATF1500ABV/L
数据通过时的时钟为高，锁存
当在时钟为低。
时钟本身可以是全局CLK引脚或indi-
维杜阿尔乘积项。触发器改变的状态
时钟的上升沿。当CLK引脚被用作时钟，
的宏单元乘积项可以被选择为
时钟使能。当时钟使能功能活跃，
该使能信号（乘积项）为低电平时，所有时钟边缘是
忽略不计。
触发器的异步复位信号（ AR），可以是
销全球的清晰（ GCLR ） ，产品期限，或始终关闭。
AR也可以是一个逻辑GCLR的或用一个乘积项。
异步预置（AP）可以是一个乘积项或
始终关闭。
输出选择和启用
该ATF1500ABV宏蜂窝输出可以被选择作为
注册或组合。当输出被登记时，
同一注册信号被反馈到内部的格洛
BAL总线。当输出组合，埋入馈
背面可以是相同的组合的信号，或者它可以
是寄存器输出，如果单独的产品期限为CHO-
孙中山作为触发器输入。
输出使能多路转换器（MOE）控制输出
使能信号。任何缓冲可以永久启用
简单的输出操作。缓冲剂也可以是永久
禁用，允许使用的引脚作为输入。在这种组态
配给所有的宏单元资源仍然可用， includ-
荷兰国际集团埋的反馈，扩展和级联逻辑。
输出使能针对每个宏小区，也可以选择
如任一2 OE管脚或作为一个单独的产品
期限。
全球/区域公共汽车
全局总线包含所有的输入和I / O引脚的信号，以及
从所有32个宏单元的埋反馈信号。
连同每一个信号的补码，这提供了
68位总线输入到每一个产品的术语。具有
提供给每个宏单元的整个全局总线消除了任何
潜在的路由问题。在此架构设计
可以在不需要引出线变化进行修改。
每个宏单元也产生一个折返乘积项。
这个信号输送到区域总线，并提供16个
宏单元。折返是中的一个的逆极性
宏单元的乘积项。在每个16折返条款
地区允许代高扇入和项（多达21个
产品条款）用一小笔额外的延迟。
5
QQ：2880707522 复制
