特征
s
标准逻辑综合库和I / O单元
ATC18RHA核心和IO18垫设计工作与V
DD
= 1.8V +/- 0.15V为主
条件
IO33垫图书馆提供接口，以3.3 +/- 0.3V环境
编译或合成的设计要求存储单元
EDAC库
SEU硬化DFF的
冷备用缓冲器
高速LVDS缓冲器（ 655Mbps ）
PCI缓冲器
预定义的芯片尺寸，以容纳标准化的软件包和ESA （欧洲
航天局）多项目晶圆服务
MQFP包高达352引脚（ 336信号引脚）
MCGA封装，最高达625引脚（ 593信号引脚）
ESD大于2000V更好
保证程序允许：
- 测试飞行模型为食管癌和QML Q & V质量等级
- 监测重离子闭锁抗扰度和总剂量能力比好
100 Krads 。
弧度。硬
0.18微米CMOS
基于单元的ASIC
对于空间使用
ATC18RHA
描述
该ATC18RHA制造在一个专有0.18微米， 6 -金属层的CMOS亲
塞斯旨在与1.8V ± 0.15V的电源电压使用。表1示出的范围
推荐工作条件而爱特梅尔细胞库已
表征。
表1中。
推荐工作条件
符号
VDD
Vdd3.3
Vi
Vo
温度
参数
直流电源电压
直流电源电压
直流电源电压
直流电源电压
经营自由的空气
温度范围
军事
条件
核心&
标准的IO
3V接口IO
民
1.65
3
0
0
-55
典型值
1.8
3.3
最大
1.95
3.6
VDD
VDD
+125
单位
V
V
V
V
°C
Atmel的单元库和存储器编译器的设计和或character-
源化，以便彼此相容。仿真交涉的存在
三种类型的运行条件。它们对应于三个表征条件
化集合定义如下：
MIN条件：
–
–
–
–
–
–
– T
J
= -55°C
– V
DD
（小区） = 1.95V
- 工艺=快（ 0.95 ）
– T
J
= +25°C
– V
DD
（电池） = 1.8V
- 工艺=典型（ 1 ）
4261B–AERO–06/05
典型情况：
MAX条件：
–
–
–
– T
J
= +125°C
– V
DD
（电池） = 1.65V
- 工艺=慢（ 1.1 ）
概观
介绍
该ASIC ATC18RHA设计手册提供所有必需的信息和流量0.18微米
设计用于航空航天应用，允许用户查看爱特梅尔具体或标准商业用
CIAL工具包和方法的详细信息实际的实现。
本次发行采用0.18μm CMOS技术为基础，采用5金属层，并使用指定的
1.8V或3.3V的范围内的外周，并与1.8V范围的核心。该技术
参数和一些额外的功能后，这里描述。
周边
缓冲区描述
外围缓冲液（也被称为衬垫）的外部信号之间的电接口
内芯的信号（从0到1.8V ）（电压范围从0到3.3V ）和。
几个电源导轨均采用在芯片内部。
该ATC18RHA缓冲家族被分成：
IO18家庭： VCCB = 1.8V
（ 1.65V至1.95V ）
IO33家庭： VCCB = 3.3V
（ 3V至3.6V ）
无论IO18和IO33家庭包括：
双向垫
三态输出焊盘
输出只有垫
只能输入垫
（反相，同相，施密特触发器）
而且是双向，三态OUPUTS和输入只有胶垫有无可用
引体向上
or
下拉
结构。
该IO33系列还包含特定垫：
3.3V
PCI
双向，三态输出和输出只有垫
LVDS
发射器和接收器差分垫
LVPECL
接收器差分垫
标准垫输入电平兼容
IO18 ： CMOS
IO33 ： CMOS ， LVTTL兼容
2
ATC18RHA
4261B–AERO–06/05
ATC18RHA
宽容与冷
不放过特点
所有IO18和IO33垫
冷备用。
这意味着，当VCCB是“关”的这些垫具有
可忽略不计的漏电流。
此外标准IO33垫（ PCI ， LVDS ， LVPECL除外）都
宽容。
这意味着
当
垫被配置为输入
VCCB是< 3.3V （ 1.8V前）
外部信号可以上升至3.3V （最大3.6V）可以忽略不计的漏电流。
与VCCB的IO33标准键盘= 1.8V ，也可作为1.8V标准输出，带
退化IOL ， IOH和定时表演。
集群
芯片（垫环）的外周可被分成若干个I / O的线段
（ I / O群）
哪
可以在不同的电压供应（即“N”集群在1.8V和“m”集群在3.3V时） 。一些
集群可以是无动力的，而有些则是积极的。
一个具体的电源控制线被分布在集群内，以便能够迫使所有我的/ O的
集群中的三态模式无论其初始状态是（即：只能输出缓冲区也将被打开
为HiZ模式）。
这个电源控制线可以驱动有两种方法：
冷备用
模式：电源控制线被激活时， VCCB为“off ” VCCB权力（案例
供应垫包括一个功率控制功能） 。
热插拔
模式：集群中的一个特定垫专用于功率控制。当此垫
保持断开（通过一个内部下拉驱动到“0”）的电源控制线被激活。
ESD保护
多个电源轨的架构来提高静电放电敏感度。
VCCB ， VSSB从Vcc，Vss分离和进一步的垫环可以被分成几个
VCCB段。
要实现所有电源轨之间的传导路径，一些具体的ESD细胞必须
被插入到垫环。
两种细胞均采用
背对背二极管
VSSB和VSS之间
接地的N-盖茨
2 VCCB段之间
一些ESD细胞是“垫数”透明（在模具角落实现） ，但其他人必须
考虑到在所述垫环的定义（每一ESD单元具有标准焊盘的大小） 。
垫站点和焊盘间距
在ATC18RHA95家庭的标准焊盘宽度和焊盘间距为95μm 。
差分垫的情况下，
LVDS发射器：宽度= 3x95μm和间距= 190μm
LVDS接收器和LVPECL接收器：宽度= 2x95μm和间距= 95μm
3
4261B–AERO–06/05
PCI缓冲器
在PCI缓冲器是基于在需要输入到钳位到3.3V的PCI标准
地面和VCCB （ 3.3V ）轨道。为了还冷备用，这些缓冲器是：
当VCCB = 0V冷备用（钳位到VSSB只）
钳位VCCB和VSSB时VCCB = 3.3V
PCI家族包括3个缓冲区类型：
PP33B01Z
：双向
PP33T01Z
： 3态输出
PP33O01Z
：只输出
在PCI驱动强度几乎等同于标准IO33驱动08.主要的差别
主要有：
不耐受
输入触发水平而略有降低（ VIH分钟= 2V ）
LVDS缓冲器
LVDS的家族是基于ANSI / TIA / EIA -644标准。它的组成如下：
电压/电流参考（ PL33REFZ ） 。
发射机缓冲器（ PL33TXZ ）与OUTP，输出OUTN差分输出。
接收缓冲器（ PL33RXZ ）与INP和酒店差分输入。
三片是冷备用，但他们是宽容的，只有当（当VCCB = 0V高阻抗）
它们将被禁止（ IEN =“1”或OEN =“ 1”）。
LVDS标准的传输水平+/- 350mV的1.25V左右共模差。
由于这些级别是紧紧地实现军用温度范围内PL33REFZ垫提供了2个
引用同一集群的其它LVDS垫：
的外部参考电压，该电压被用于由发射机只迫使共模
电压
（ VREF ）
电流参考其用于由发射器和接收器
（ IREF） 。
该LVDS的Tx需要三个标准I / O焊盘的地方和LVDS接收需要的房间
2 。
LVPECL缓冲器
该PE33RXZ PECL缓冲器是PL33RXZ LVDS缓冲器的简化版本。它是一个差动
输入与LVPECL电平并且它不需要参考。因此它可以一标准内来实现
IO33集群。
在PECL RX占用两个标准I / O的地方。
电源“开/关”
顺序
在多电源应用的各种供应上升之间的差异/下降时间
可以通过ESD保护开启/关闭电源时钳位二极管诱导高电流
序列。
4
ATC18RHA
4261B–AERO–06/05
ATC18RHA
典型的情况是，当一个外部信号被施加在输入与VIH > VCCB + 400mV的。
输入电流主要受限于外部信号发生器阻抗。
如果许多输入是在该配置所产生的电流可能损坏电路。
宽容投入不钳位到VCCB （ ATC18RHA标准IO33家庭），所以这个潜在的
问题是只在非容许输入这对于本情况：
IO18垫系列
IO33特定垫（ PCI ， LVDS ， LVPECL ）
事实上，所有这些垫当VCC断开（无论VCCB状态）钳位二极管上呈现
输入断开（输入转向宽容模式） 。
这样，当所有的ATC18RHA电路必须开/关来供电，而在应用程序的其它电路
仍然通电，推荐顺序为：
电：
VCCB上-> VCC （ VDD ！ ）上
省电：
VCC （ VDD ！ ）关-> VCCB关闭
此外，还建议停止在这些阶段的所有活动都作为I / O可以在一个undeter-
开采状态（输入或输出） ，并创建总线争用。
如果ATC18RHA电路必须被部分地激活（一些簇上，而其它的是关闭）
两种情况必须加以考虑：
所有电路的电源开/关，而特定的集群始终关闭：所有垫冷
不遗余力有没有问题
一个特定的集群必须电源开/关，而电路的其余部分仍在。对于容错输入
是没有问题的，但是对于不容许输入（ IO18 ， PCI）中的热交换方式，必须使用（见
功率控制焊盘在簇状物）。对于家庭LVDS和LVPECL禁用模式就足以
断开输入钳位二极管（ IEN ， OEN =“ 1”）。
如果两个ATC18RHA电路是并联（备用配置）与一个电路通电/断电
而另一种是始终关闭是没有问题的，因为所有的焊盘是冷备用。
PLL
CORE
核心阵列
该PLL包括环路滤波器使块只需要一个特定的VCCPLL ， VSSPLL 1.8V支持
层对。
该ATC18RHA库的所有单元都是一个站点的倍数，每个站点为0.56μm的宽度和
5.6μm的高度。例如， NAND2细胞将需要6个位点产生3.36μm的小区大小为x
5.6μm或18.816μm 。
Atmel的标准单元库， SClib ，包含了一整套逻辑的组合
和存储单元。该SClib库包括属于以下类别的细胞：
缓冲器和盖茨
- 多路复用器
标准和SEU硬化触发器
标准和SEU硬化扫描触发器
锁存
加法器和减法
标准单元库
5
4261B–AERO–06/05
特征
s
标准逻辑综合库和I / O单元
ATC18RHA核心垫设计工作与V
DD
= 1.8V +/- 0.15V为主要条件
IO33垫图书馆提供接口，以3.3 +/- 0.3V和2.5 +/- 0.25V环境
编译或合成的设计要求存储单元
EDAC库
冷备用缓冲器
高速LVDS缓冲器（ 655Mbps ）
PCI缓冲器
预定义的芯片尺寸，以容纳标准化的软件包和ESA （欧洲
航天局）多项目晶圆服务
MQFP包高达352引脚（ 336信号引脚）
MCGA封装，最高达625引脚（ 575信号引脚）
ESD大于2000V超过1000V的PLL更好地为IO33更好
没有任何单一事件闭锁低于80兆电子伏/毫克/平方厘米，在环境一LET阈值
温度
SEU硬化触发器
根据MIL-STD 883测试方法1019进行测试高达300 krads （ Si）的总剂量
质量等级： QML - Q和QML -V与5962-06B02 ， ESCC 9000
弧度。硬
0.18微米CMOS
基于单元的ASIC
对于空间使用
ATC18RHA
描述
该ATC18RHA制造在一个专有0.18微米， 5 -金属层的CMOS亲
塞斯旨在与1.8V ± 0.15V的电源电压使用。
Atmel的单元库和存储器编译器的设计和或character-
源化，以便彼此相容。仿真交涉的存在
三种类型的运行条件。它们对应于三个表征条件
化集合定义如下：
MIN条件：
–
–
–
–
–
–
–
–
–
– T
J
= -55°C
– V
DD
（小区） = 1.95V
- 工艺=快（ 0.95 ）
– T
J
= +25°C
– V
DD
（电池） = 1.8V
- 工艺=典型（ 1 ）
– T
J
= +125°C
– V
DD
（电池） = 1.65V
- 工艺=慢（ 1.1 ）
典型情况：
MAX条件：
4261F–AERO–08/08
概观
介绍
该ASIC ATC18RHA设计手册提供所有必需的信息和流量0.18微米
设计用于航空航天应用，允许用户查看爱特梅尔具体或标准商业用
CIAL工具包和方法的详细信息实际的实现。
本次发行采用0.18μm CMOS技术为基础，采用5金属层，并使用指定的
3.3V或2.5V范围的周边，并与1.8V范围的核心。该技术
参数和一些额外的功能后，这里描述。
周边
缓冲区描述
外围缓冲液（也被称为衬垫）的外部信号之间的电接口
内芯的信号（从0到1.8V ）（电压范围从0到3.3V ）和。
几个电源导轨均采用在芯片内部。
该ATC18RHA缓冲器系列被称为I033系列：
VCCB = 3.3V
（ 3V至3.6V ）和2.5V （ 2.25V至2.75V ）
IO33系列包括：
双向垫
三态输出焊盘
输出只有垫
只能输入垫
（反相，同相，施密特触发器）
而且是双向，三态OUPUTS和输入只有胶垫有无可用
引体向上
or
下拉
结构。
具体焊盘已经开发了在3.3V和2.5V ：
LVDS
发射器和接收器差分垫
LVPECL
接收器差分垫
而且，在3.3V只：
PCI
双向，三态输出和输出只有垫
标准垫输入电平兼容
IO33 ： CMOS ， LVTTL兼容
宽容与冷
不放过特点
所有IO33垫
冷备用。
这意味着，当VCCB是“关”的这些垫具有negligi-
均衡器的泄漏电流。
此外标准IO33垫（ PCI ， LVDS ， LVPECL除外）都
宽容。
这意味着
当
该垫被配置为输入
VCCB是< 3.3V （ 2.5V前）
外部信号可以上升至3.3V （最大3.6V）可以忽略不计的漏电流。
2
ATC18RHA
4261F–AERO–08/08
ATC18RHA
集群
芯片（垫环）的外周可被分成若干个I / O的线段
（ I / O群）
哪
可以在不同的电压供应（即“N”集群在2.5V和“m”集群在3.3V时） 。一些
集群可以是无动力的，而有些则是积极的。
一个具体的电源控制线被分布在集群内，以便能够迫使所有我的/ O的
集群中的三态模式无论其初始状态是（即：只能输出缓冲区也将被打开
为HiZ模式）。
这个电源控制线可以驱动有两种方法：
冷备用
模式：电源控制线被激活时， VCCB为“off ” （大小写VCCB的
电源焊盘包括电源控制功能） 。
热插拔
模式：集群中的一个特定垫专用于功率控制。当这种垫
保持打开状态（由内部下拉驱动到“0”）的电源控制线被激活。
ESD保护
多电源架构的引入提高了对静电的显示灵敏度
收费。在ATC18RHA周边， VCCB ， VSSB用品是从VCC ， VSS隔离
用品，进而使得簇时，该VCCB供电线被分成几个
段。
一个解决方案来提高静电放电抗扰度在于增加之间的放电传导路径
电源轨。要实现此解决方案的一些具体的细胞必须在焊盘环插入。
两种细胞被使用：
背对背二极管
VSSB和VSS之间
接地的N-盖茨
2 VCCB段之间
一些ESD细胞是“垫数”透明（在模具角落实现） ，但其他人必须
考虑到在所述垫环的定义（每一ESD单元具有标准焊盘的大小） 。
双垫环
在双垫环结构中，所有的核心电源用焊盘必须被移动到内圈
和PV18IxxZ焊盘必须由PV18IDxxZ垫进行更换。因此，必须有不
左外圈上PV18ID00Z或PV18ID18Z垫。
垫在内圈上的数目将会针对每个设计的实际需要。
这些核心设备会自动发送到内环。只要双垫环
仅用于核心供电垫配置，设计都produceable空间品质
的水平。
在详细的可行性研究，调查将进行额外的话来评价
垫，和多少，可以被添加到所述内圈被用作单纯的CMOS IO和其
电源供应器，并且仍然产生，以空间质量。无论如何，所得的总数目
内圈上垫不能去上面的表4中给出的最大数目。
警告：有没有办法有任何LVDS IO和他们的电源供应器移动到内
环。
垫站点和焊盘间距
在ATC18RHA95家族的最小焊盘宽度和焊盘间距为95μm 。
差分垫的情况下，
LVDS发射器：宽度= 3x95μm和间距= 190μm
LVDS接收器和LVPECL接收器：宽度= 2x95μm和间距= 95μm
3
4261F–AERO–08/08
PCI缓冲器
在PCI缓冲器是基于在需要输入到钳位到3.3V的PCI标准
地面和VCCB （ 3.3V ）轨道。为了还冷备用，这些缓冲器是：
当VCCB = 0V冷备用（钳位到VSSB只）
钳位VCCB和VSSB时VCCB = 3.3V
PCI家族包括3个缓冲区类型：
PP33B01Z
：双向
PP33T01Z
： 3态输出
PP33O01Z
：只输出
在PCI驱动强度几乎等同于标准IO33驱动08.主要的差别
主要有：
不耐受
输入触发水平而略有降低（ VIH分钟= 0.5× VCCB V）
LVDS缓冲器
LVDS的家族是基于ANSI / TIA / EIA -644标准。它的组成如下：
电压/电流参考（ PL33REFZ
或PL25REFZ ） 。
发射器缓存（ PL33TXZ
或PL25TXZ ）
与OUTP，输出OUTN差分输出。
一个接收缓冲器（ PL33RXZ
或PL25RXZ ）
与INP和酒店差分输入。
三片是冷备用，但他们是宽容的，只有当（当VCCB = 0V高阻抗）
它们将被禁止（ IEN =“1”或OEN =“ 1”）。
LVDS标准的传输水平+/- 350mV的1.25V左右共模差。
由于这些级别是紧紧地实现军用温度范围内PL33REFZ / PL25REFZ垫
提供2引用到同一群集的其他LVDS垫：
的外部参考电压，该电压被用于由发射机只迫使共模
电压
（ VREF ）
电流参考其用于由发射器和接收器
（ IREF） 。
该LVDS的Tx需要三个标准I / O焊盘的地方和LVDS接收需要的房间
2 。
LVPECL缓冲器
该PE33RXZ / PE25RXZ PECL缓冲器是PL33RXZ / PL25RXZ LVDS的简化版本
缓冲区。它是一个差分输入与LVPECL电平并且它不需要参考。所以方案需要
mented标准IO33集群内。
在PECL RX占用两个标准I / O的地方。
电源“开/关”
顺序
在多电源应用的各种供应上升之间的差异/下降时间
可以通过ESD保护开启/关闭电源时钳位二极管诱导高电流
序列。
4
ATC18RHA
4261F–AERO–08/08
ATC18RHA
典型的情况是，当一个外部信号被施加在输入与VIH > VCCB + 400mV的。
输入电流主要受限于外部信号发生器阻抗。
如果许多输入是在该配置所产生的电流可能损坏电路。
宽容投入不钳位到VCCB （ ATC18RHA标准IO33家庭），所以这个潜在的
问题是只在非容许输入本是用于特定垫（PCI ，LVDS的情况下，
LVPECL ）
事实上，所有这些垫当VCC断开（无论VCCB状态）钳位二极管上呈现
输入断开（输入转向宽容模式） 。
这样，当所有的ATC18RHA电路必须开/关来供电，而在应用程序的其它电路
仍然通电，推荐顺序为：
电：
VCCB上-> VCC （ VDD ！ ）上
省电：
VCC （ VDD ！ ）关-> VCCB关闭
此外，还建议停止在这些阶段的所有活动都作为I / O可以在一个undeter-
开采状态（输入或输出） ，并创建总线争用。
如果ATC18RHA电路必须被部分地激活（一些簇上，而其它的是关闭）
两种情况必须加以考虑：
所有电路的电源开/关，而特定的集群始终关闭：所有垫冷
不遗余力有没有问题
一个特定的集群必须电源开/关，而电路的其余部分仍在。对于容错输入
是没有问题的，但是对于不容许输入（ PCI）中的热交换方式，必须使用（见
功率控制焊盘在簇状物）。对于家庭LVDS和LVPECL禁用模式就足以
断开输入钳位二极管（ IEN ， OEN =“ 1”）。
如果两个ATC18RHA电路是并联（备用配置）与一个电路通电/断电
而另一种是始终关闭是没有问题的，因为所有的焊盘是冷备用。
PLL
CORE
核心阵列
该PLL包括环路滤波器使块只需要一个特定的VCCPLL ， VSSPLL 1.8V支持
层对。
该ATC18RHA库的所有单元都是一个站点的倍数，每个站点为0.56μm的宽度和
5.6μm的高度。例如， NAND2 /驱动器2细胞将需要6个位点造成的小区大小
3.36μm X 5.6μm或18.816μm 。
Atmel的标准单元库， SClib ，包含了一整套逻辑的组合
和存储单元。该SClib库包括属于以下类别的细胞：
缓冲器和盖茨
- 多路复用器
标准和SEU硬化触发器
标准和SEU硬化扫描触发器
锁存
加法器和减法
标准单元库
5
4261F–AERO–08/08
特征
s
标准逻辑综合库和I / O单元
ATC18RHA核心和IO18垫设计工作与V
DD
= 1.8V +/- 0.15V为主
条件
IO33垫图书馆提供接口，以3.3 +/- 0.3V环境
编译或合成的设计要求存储单元
EDAC库
SEU硬化DFF的
冷备用缓冲器
高速LVDS缓冲器（ 655Mbps ）
PCI缓冲器
预定义的芯片尺寸，以容纳标准化的软件包和ESA （欧洲
航天局）多项目晶圆服务
MQFP包高达352引脚（ 336信号引脚）
MCGA封装，最高达625引脚（ 593信号引脚）
ESD大于2000V更好
保证程序允许：
- 测试飞行模型为食管癌和QML Q & V质量等级
- 监测重离子闭锁抗扰度和总剂量能力比好
100 Krads 。
弧度。硬
0.18微米CMOS
基于单元的ASIC
对于空间使用
ATC18RHA
描述
该ATC18RHA制造在一个专有0.18微米， 6 -金属层的CMOS亲
塞斯旨在与1.8V ± 0.15V的电源电压使用。表1示出的范围
推荐工作条件而爱特梅尔细胞库已
表征。
表1中。
推荐工作条件
符号
VDD
Vdd3.3
Vi
Vo
温度
参数
直流电源电压
直流电源电压
直流电源电压
直流电源电压
经营自由的空气
温度范围
军事
条件
核心&
标准的IO
3V接口IO
民
1.65
3
0
0
-55
典型值
1.8
3.3
最大
1.95
3.6
VDD
VDD
+125
单位
V
V
V
V
°C
Atmel的单元库和存储器编译器的设计和或character-
源化，以便彼此相容。仿真交涉的存在
三种类型的运行条件。它们对应于三个表征条件
化集合定义如下：
MIN条件：
–
–
–
–
–
–
– T
J
= -55°C
– V
DD
（小区） = 1.95V
- 工艺=快（ 0.95 ）
– T
J
= +25°C
– V
DD
（电池） = 1.8V
- 工艺=典型（ 1 ）
4261B–AERO–06/05
典型情况：
MAX条件：
–
–
–
– T
J
= +125°C
– V
DD
（电池） = 1.65V
- 工艺=慢（ 1.1 ）
概观
介绍
该ASIC ATC18RHA设计手册提供所有必需的信息和流量0.18微米
设计用于航空航天应用，允许用户查看爱特梅尔具体或标准商业用
CIAL工具包和方法的详细信息实际的实现。
本次发行采用0.18μm CMOS技术为基础，采用5金属层，并使用指定的
1.8V或3.3V的范围内的外周，并与1.8V范围的核心。该技术
参数和一些额外的功能后，这里描述。
周边
缓冲区描述
外围缓冲液（也被称为衬垫）的外部信号之间的电接口
内芯的信号（从0到1.8V ）（电压范围从0到3.3V ）和。
几个电源导轨均采用在芯片内部。
该ATC18RHA缓冲家族被分成：
IO18家庭： VCCB = 1.8V
（ 1.65V至1.95V ）
IO33家庭： VCCB = 3.3V
（ 3V至3.6V ）
无论IO18和IO33家庭包括：
双向垫
三态输出焊盘
输出只有垫
只能输入垫
（反相，同相，施密特触发器）
而且是双向，三态OUPUTS和输入只有胶垫有无可用
引体向上
or
下拉
结构。
该IO33系列还包含特定垫：
3.3V
PCI
双向，三态输出和输出只有垫
LVDS
发射器和接收器差分垫
LVPECL
接收器差分垫
标准垫输入电平兼容
IO18 ： CMOS
IO33 ： CMOS ， LVTTL兼容
2
ATC18RHA
4261B–AERO–06/05
ATC18RHA
宽容与冷
不放过特点
所有IO18和IO33垫
冷备用。
这意味着，当VCCB是“关”的这些垫具有
可忽略不计的漏电流。
此外标准IO33垫（ PCI ， LVDS ， LVPECL除外）都
宽容。
这意味着
当
垫被配置为输入
VCCB是< 3.3V （ 1.8V前）
外部信号可以上升至3.3V （最大3.6V）可以忽略不计的漏电流。
与VCCB的IO33标准键盘= 1.8V ，也可作为1.8V标准输出，带
退化IOL ， IOH和定时表演。
集群
芯片（垫环）的外周可被分成若干个I / O的线段
（ I / O群）
哪
可以在不同的电压供应（即“N”集群在1.8V和“m”集群在3.3V时） 。一些
集群可以是无动力的，而有些则是积极的。
一个具体的电源控制线被分布在集群内，以便能够迫使所有我的/ O的
集群中的三态模式无论其初始状态是（即：只能输出缓冲区也将被打开
为HiZ模式）。
这个电源控制线可以驱动有两种方法：
冷备用
模式：电源控制线被激活时， VCCB为“off ” VCCB权力（案例
供应垫包括一个功率控制功能） 。
热插拔
模式：集群中的一个特定垫专用于功率控制。当此垫
保持断开（通过一个内部下拉驱动到“0”）的电源控制线被激活。
ESD保护
多个电源轨的架构来提高静电放电敏感度。
VCCB ， VSSB从Vcc，Vss分离和进一步的垫环可以被分成几个
VCCB段。
要实现所有电源轨之间的传导路径，一些具体的ESD细胞必须
被插入到垫环。
两种细胞均采用
背对背二极管
VSSB和VSS之间
接地的N-盖茨
2 VCCB段之间
一些ESD细胞是“垫数”透明（在模具角落实现） ，但其他人必须
考虑到在所述垫环的定义（每一ESD单元具有标准焊盘的大小） 。
垫站点和焊盘间距
在ATC18RHA95家庭的标准焊盘宽度和焊盘间距为95μm 。
差分垫的情况下，
LVDS发射器：宽度= 3x95μm和间距= 190μm
LVDS接收器和LVPECL接收器：宽度= 2x95μm和间距= 95μm
3
4261B–AERO–06/05
PCI缓冲器
在PCI缓冲器是基于在需要输入到钳位到3.3V的PCI标准
地面和VCCB （ 3.3V ）轨道。为了还冷备用，这些缓冲器是：
当VCCB = 0V冷备用（钳位到VSSB只）
钳位VCCB和VSSB时VCCB = 3.3V
PCI家族包括3个缓冲区类型：
PP33B01Z
：双向
PP33T01Z
： 3态输出
PP33O01Z
：只输出
在PCI驱动强度几乎等同于标准IO33驱动08.主要的差别
主要有：
不耐受
输入触发水平而略有降低（ VIH分钟= 2V ）
LVDS缓冲器
LVDS的家族是基于ANSI / TIA / EIA -644标准。它的组成如下：
电压/电流参考（ PL33REFZ ） 。
发射机缓冲器（ PL33TXZ ）与OUTP，输出OUTN差分输出。
接收缓冲器（ PL33RXZ ）与INP和酒店差分输入。
三片是冷备用，但他们是宽容的，只有当（当VCCB = 0V高阻抗）
它们将被禁止（ IEN =“1”或OEN =“ 1”）。
LVDS标准的传输水平+/- 350mV的1.25V左右共模差。
由于这些级别是紧紧地实现军用温度范围内PL33REFZ垫提供了2个
引用同一集群的其它LVDS垫：
的外部参考电压，该电压被用于由发射机只迫使共模
电压
（ VREF ）
电流参考其用于由发射器和接收器
（ IREF） 。
该LVDS的Tx需要三个标准I / O焊盘的地方和LVDS接收需要的房间
2 。
LVPECL缓冲器
该PE33RXZ PECL缓冲器是PL33RXZ LVDS缓冲器的简化版本。它是一个差动
输入与LVPECL电平并且它不需要参考。因此它可以一标准内来实现
IO33集群。
在PECL RX占用两个标准I / O的地方。
电源“开/关”
顺序
在多电源应用的各种供应上升之间的差异/下降时间
可以通过ESD保护开启/关闭电源时钳位二极管诱导高电流
序列。
4
ATC18RHA
4261B–AERO–06/05
ATC18RHA
典型的情况是，当一个外部信号被施加在输入与VIH > VCCB + 400mV的。
输入电流主要受限于外部信号发生器阻抗。
如果许多输入是在该配置所产生的电流可能损坏电路。
宽容投入不钳位到VCCB （ ATC18RHA标准IO33家庭），所以这个潜在的
问题是只在非容许输入这对于本情况：
IO18垫系列
IO33特定垫（ PCI ， LVDS ， LVPECL ）
事实上，所有这些垫当VCC断开（无论VCCB状态）钳位二极管上呈现
输入断开（输入转向宽容模式） 。
这样，当所有的ATC18RHA电路必须开/关来供电，而在应用程序的其它电路
仍然通电，推荐顺序为：
电：
VCCB上-> VCC （ VDD ！ ）上
省电：
VCC （ VDD ！ ）关-> VCCB关闭
此外，还建议停止在这些阶段的所有活动都作为I / O可以在一个undeter-
开采状态（输入或输出） ，并创建总线争用。
如果ATC18RHA电路必须被部分地激活（一些簇上，而其它的是关闭）
两种情况必须加以考虑：
所有电路的电源开/关，而特定的集群始终关闭：所有垫冷
不遗余力有没有问题
一个特定的集群必须电源开/关，而电路的其余部分仍在。对于容错输入
是没有问题的，但是对于不容许输入（ IO18 ， PCI）中的热交换方式，必须使用（见
功率控制焊盘在簇状物）。对于家庭LVDS和LVPECL禁用模式就足以
断开输入钳位二极管（ IEN ， OEN =“ 1”）。
如果两个ATC18RHA电路是并联（备用配置）与一个电路通电/断电
而另一种是始终关闭是没有问题的，因为所有的焊盘是冷备用。
PLL
CORE
核心阵列
该PLL包括环路滤波器使块只需要一个特定的VCCPLL ， VSSPLL 1.8V支持
层对。
该ATC18RHA库的所有单元都是一个站点的倍数，每个站点为0.56μm的宽度和
5.6μm的高度。例如， NAND2细胞将需要6个位点产生3.36μm的小区大小为x
5.6μm或18.816μm 。
Atmel的标准单元库， SClib ，包含了一整套逻辑的组合
和存储单元。该SClib库包括属于以下类别的细胞：
缓冲器和盖茨
- 多路复用器
标准和SEU硬化触发器
标准和SEU硬化扫描触发器
锁存
加法器和减法
标准单元库
5
4261B–AERO–06/05
QQ：2880707522 复制
