特点
电源电压高达40V
R
DSON
通常0.8Ω ，在25℃ ，在150℃下的最大1.5Ω
高达1.0A输出电流
由三个高侧形成三大半桥输出和三个低端驱动器
可开关负载，如直流电动机，灯泡，电阻，电容，以及
电感器
脉宽调制能力高达25千赫的每个高侧输出由外部PWM控
信号
没有直通电流
非常低的静态电流I
S
< 5 μA待机模式在整个温度范围内
输出短路保护
选择性的过温保护每个开关和过热
预警
欠压保护
各种诊断功能，如输出短路，负载开路，过温
和电源失效检测
串行数据接口，菊花链能力的，高达2 MHz的时钟频率
QFN18封装
三重
半桥
驱动器与SPI
和PWM
ATA6831
1.描述
该ATA6831提供了充分的保护设计， SOI技术驱动程序接口。
它们被用来使一个微控制器来控制在汽车多达3个不同的负载
略去和工业应用。
每3个高端和3个低端驱动器能够驱动电流高达
1.0A 。由于增强的PWM信号（高达25千赫兹）能够生成一个
平滑控制的，例如，没有任何噪音的直流电动机。该驱动程序接口
应受连接以形成3个半桥，并且可以从一个单独的控制
标准串行数据接口，可实现各种负载，如灯泡，电阻器，
电容器和电感器，以进行组合。 IC设计特别支持
应用H桥驱动直流电机。
保护是保证相对于短路情况下，过热和
欠压。各种诊断功能，并在非常低的静态电流
待机模式下启用了广泛的应用。汽车鉴定（保护
化对传导干扰， EMC保护和2 - kV ESD保护）给出
附加值和增强质量的严格要求汽车
应用程序。
4908E–AUTO–06/07
ATA6831
2.引脚配置
图2-1 。
钢钉QFN18
PGND3
PGND1
OUT1S
OUT1F
PGND2
OUT2S
OUT3S
OUT3F
CS
DI
CLK
PWM
1
2
3
4
5
6
18 17 16 15 14 13
12
11
10
9
8
7
OUT2F
VS2
VS1
VCC
GND
DO
表2-1 。
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
引脚说明
符号
OUT3S
OUT3F
CS
DI
CLK
PWM
DO
GND
VCC
VS1
VS2
OUT2F
OUT2S
PGND2
OUT1F
OUT1S
PGND1
PGND3
功能
仅用于最终测试中使用，以连接到OUT3F
半桥输出3 ;通过内部连接功率MOS高压侧开关3和低侧开关3形成
内部反向二极管;短路保护;超温保护;诊断和短
负载开路
片选输入;有内部上拉5V CMOS逻辑电平输入;
低=串行通信已启用，高=禁用
串行数据输入; 5V CMOS带内部上拉下来的逻辑电平输入;从控制接收串行数据
装置; DI预计有16位控制字LSB在前转移
串行时钟输入; 5V CMOS带内部上拉下来的逻辑电平输入;
控制串行数据输入接口和内部移位寄存器（六
最大
= 2兆赫）
PWM输入;有内部下拉5V CMOS逻辑电平输入
串行数据输出; 5V CMOS逻辑电平的三态输出，用于输出（状态）寄存器的数据;将16位状态
信息的微控制器（ LSB首先转移） ;输出将保持三态，除非设备是
由CS选择=低;这允许多个芯片上只有一个数据输出线运行
地
逻辑电源电压（ 5V ）
电源，用于输出级的OUT1和OUT2 ;内部电源
电源的输出级OUT2和OUT3 ;内部电源
半桥输出2 ;通过内部连接功率MOS高侧开关2和低侧开关2形成
内部反向二极管;短路保护;超温保护;诊断和短
负载开路
仅用于最终测试中使用，以连接到OUT2F
电源地OUT2
半桥输出1 ;通过内部连接功率MOS高压侧开关1和低侧开关1形成
内部反向二极管;短路保护;超温保护;诊断和短
负载开路
仅用于最终测试中使用，以连接到OUT1F
电源接地OUT1
电源地OUT3
3
4908E–AUTO–06/07
3.功能描述
3.1
串行接口
数据传输开始时CS信号的下降沿。数据必须出现在DI同步
到CLK和被接受在CLK信号的下降沿。数据的最低位（第0位， SRR ）必须
首先转移。新的输入数据执行在CS信号的上升沿被启用。
当CS为高电平，引脚DO处于三态状态。此输出上的下降沿使能
CS 。输出数据将改变它们的状态在CLK的上升沿，并保持稳定，直到下一
出现CLK的上升沿。 LSB （位0 ， TP ）是首先转移。
图3-1 。
CS
数据传输
DI
SRR
0
LS1
1
HS1
2
LS2
3
HS2
4
LS3
5
HS3
6
PL1
7
PH1
8
PL2
9
PH2
10
PL3
11
PH3
12
老
13
OCS
14
15
SI
CLK
DO
TP
S1L
S1H
S2L
S2H
S3L
S3H
。 ü 。
。 ü 。
。 ü 。
。 ü 。
。 ü 。
。 ü 。
OVL
INH
PSF
表3-1 。
位
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
输入数据协议
输入寄存器
SRR
LS1
HS1
LS2
HS2
LS3
HS3
PL1
PH1
PL2
PH2
PL3
PH3
老
OCS
SI
功能
状态寄存器复位（高=复位;位PSF和OVL输出
数据寄存器被设置为低）
控制输出LS1 （高=开关量输出LS1 ）
控制输出HS1 （高=开关量输出HS1上）
见LS1
见HS1
见LS1
见HS1
输出LS1另外通过PWM输入来控制
输出HS1另外通过PWM输入来控制
见PL1
见PH1
见PL1
见PH1
负载开路检测（低=上）
过流关断（高=过流关断有效）
软件禁止;低=待机，高=正常运行
（数据传输不会受到因为数字待机功能
部分还通电）
4
ATA6831
4908E–AUTO–06/07
特点
电源电压高达40V
R
DSON
通常0.8Ω ，在25℃ ，在150℃下的最大1.5Ω
高达1.0A输出电流
由三个高侧形成三大半桥输出和三个低端驱动器
可开关负载，如直流电动机，灯泡，电阻，电容，以及
电感器
脉宽调制能力高达25千赫的每个高侧输出由外部PWM控
信号
没有直通电流
非常低的静态电流I
S
< 5 μA待机模式在整个温度范围内
输出短路保护
选择性的过温保护每个开关和过热
预警
欠压保护
各种诊断功能，如输出短路，负载开路，过温
和电源失效检测
串行数据接口，菊花链能力的，高达2 MHz的时钟频率
QFN18封装
三重
半桥
驱动器与SPI
和PWM
ATA6831
1.描述
该ATA6831提供了充分的保护设计， SOI技术驱动程序接口。
它们被用来使一个微控制器来控制在汽车多达3个不同的负载
略去和工业应用。
每3个高端和3个低端驱动器能够驱动电流高达
1.0A 。由于增强的PWM信号（高达25千赫兹）能够生成一个
平滑控制的，例如，没有任何噪音的直流电动机。该驱动程序接口
应受连接以形成3个半桥，并且可以从一个单独的控制
标准串行数据接口，可实现各种负载，如灯泡，电阻器，
电容器和电感器，以进行组合。 IC设计特别支持
应用H桥驱动直流电机。
保护是保证相对于短路情况下，过热和
欠压。各种诊断功能，并在非常低的静态电流
待机模式下启用了广泛的应用。汽车鉴定（保护
化对传导干扰， EMC保护和2 - kV ESD保护）给出
附加值和增强质量的严格要求汽车
应用程序。
4908D–AUTO–09/06
ATA6831
2.引脚配置
图2-1 。
钢钉QFN18
PGND3
PGND1
OUT1S
OUT1F
PGND2
OUT2S
OUT3S
OUT3F
CS
DI
CLK
PWM
1
2
3
4
5
6
18 17 16 15 14 13
12
11
10
9
8
7
OUT2F
VS2
VS1
VCC
GND
DO
表2-1 。
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
引脚说明
符号
OUT3S
OUT3F
CS
DI
CLK
PWM
DO
GND
VCC
VS1
VS2
OUT2F
OUT2S
PGND2
OUT1F
OUT1S
PGND1
PGND3
功能
检测引脚，仅用于最终测试
半桥输出3 ;通过内部连接功率MOS高压侧开关3和低侧开关3形成
内部反向二极管;短路保护;超温保护;诊断和短
负载开路
片选输入;有内部上拉5V CMOS逻辑电平输入;
低=串行通信已启用，高=禁用
串行数据输入; 5V CMOS带内部上拉下来的逻辑电平输入;从控制接收串行数据
装置; DI预计有16位控制字LSB在前转移
串行时钟输入; 5V CMOS带内部上拉下来的逻辑电平输入;
控制串行数据输入接口和内部移位寄存器（六
最大
= 2兆赫）
PWM输入;有内部下拉5V CMOS逻辑电平输入
串行数据输出; 5V CMOS逻辑电平的三态输出，用于输出（状态）寄存器的数据;将16位状态
信息的微控制器（ LSB首先转移） ;输出将保持三态，除非设备是
由CS选择=低;这允许多个芯片上只有一个数据输出线运行
地
逻辑电源电压（ 5V ）
电源，用于输出级的OUT1和OUT2 ;内部电源
电源的输出级OUT2和OUT3 ;内部电源
半桥输出2 ;通过内部连接功率MOS高侧开关2和低侧开关2形成
内部反向二极管;短路保护;超温保护;诊断和短
负载开路
检测引脚，仅用于最终测试
电源地OUT2
半桥输出1 ;通过内部连接功率MOS高压侧开关1和低侧开关1形成
内部反向二极管;短路保护;超温保护;诊断和短
负载开路
检测引脚，仅用于最终测试
电源接地OUT1
电源地OUT3
3
4908D–AUTO–09/06
3.功能描述
3.1
串行接口
数据传输开始时CS信号的下降沿。数据必须出现在DI同步
到CLK和被接受在CLK信号的下降沿。数据的最低位（第0位， SRR ）必须
首先转移。新的输入数据执行在CS信号的上升沿被启用。
当CS为高电平，引脚DO处于三态状态。此输出上的下降沿使能
CS 。输出数据将改变它们的状态在CLK的上升沿，并保持稳定，直到下一
出现CLK的上升沿。 LSB （位0 ， TP ）是首先转移。
图3-1 。
CS
数据传输
DI
SRR
0
LS1
1
HS1
2
LS2
3
HS2
4
LS3
5
HS3
6
NPL ！
7
PH1
8
PL2
9
PH2
10
PL3
11
PH3
12
老
13
OCS
14
15
SI
CLK
DO
TP
S1L
S1H
S2L
S2H
S3L
S3H
。 ü 。
。 ü 。
。 ü 。
。 ü 。
。 ü 。
。 ü 。
OVL
INH
PSF
表3-1 。
位
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
输入数据协议
输入寄存器
SRR
LS1
HS1
LS2
HS2
LS3
HS3
PL1
PH1
PL2
PH2
PL3
PH3
老
OCS
SI
功能
状态寄存器复位（高=复位;位PSF和OVL输出
数据寄存器被设置为低）
控制输出LS1 （高=开关量输出LS1 ）
控制输出HS1 （高=开关量输出HS1上）
见LS1
见HS1
见LS1
见HS1
输出LS1另外通过PWM输入来控制
输出HS1另外通过PWM输入来控制
见PL1
见PH1
见PL1
见PH1
负载开路检测（低=上）
过流关断（高=过流关断有效）
软件禁止;低=待机，高=正常运行
（数据传输不会受到因为数字待机功能
部分还通电）
4
ATA6831
4908D–AUTO–09/06
QQ：2881677436 复制
