【特点利用AVRRISC架构AVR - 高性能和低功耗的RISC结构- 118条指令 - 绝大多数为单】,IC型号AT90S8515-4PC,AT90S8515-4PC PDF资料,AT90S8515-4PC经销商,ic,电子元器件-51电子网

特点

利用AVR

RISC架构

AVR - 高性能和低功耗的RISC结构

- 118条指令 - 绝大多数为单时钟周期执行

- 32个8位通用工作寄存器

- 高达8 MIPS的吞吐量为8 MHz

数据和非易失性程序存储器

- 的系统内可编程Flash 8K字节

耐力： 1000写/擦除周期

- 512字节的SRAM

- 512字节的系统内可编程EEPROM

耐力：100,000写/擦除周期

- 可以对锁定的闪存程序存储器和EEPROM数据安全

外设特性

- 一个8位定时器/计数器具有独立预分频器

- 1个16位定时器/计数器具有独立预分频器

比较，拍摄模式和双8，9或10位PWM

- 片上模拟比较器

- 可编程看门狗定时器，带有片上振荡器

- 可编程串行UART

- 主/从SPI串行接口

单片机特性

- 低功耗空闲和掉电模式

- 外部和内部中断源

特定网络阳离子

- 低功耗，高速CMOS工艺技术

全静态工作

功耗为4 MHz ， 3V ，25°C

- 活动： 3.0毫安

- 空闲模式： 1.0毫安

- 掉电模式： <1 μA

I / O和封装

- 32个可编程I / O线

- 40引脚PDIP ， 44引脚PLCC和TQFP

工作电压

- 2.7 - 6.0V的AT90S8515-4

- 4.0 - 6.0V的AT90S8515-8

速度等级

- 0 - 4兆赫的AT90S8515-4

- 0 - 8兆赫AT90S8515-8

8-bit

微控制器

8K字节

在系统

可编程

FL灰

AT90S8515

牧师0841G - 9月1日

销刀豆网络gurations

AT90S8515

0841G–09/01

AT90S8515

描述

该AT90S8515是一款基于AVR RISC的低功耗8位CMOS微控制器

架构。通过执行在单个时钟周期有力的指示，该AT90S8515

的数据吞吐率每MHz 1 MIPS ，使系统设计人员

在功耗和处理速度。

图1 。

该AT90S8515框图

框图

AVR内核具有丰富的指令集和32个通用工作寄存器

字符。所有的寄存器都直接连接到算术逻辑单元（ALU），

允许两个独立的寄存器中的一条指令进行访问

0841G–09/01

一个时钟周期。这种结构大大提高了代码效率，同时实现

最高至10倍，比传统的CISC微控制器更快。

该AT90S8515提供以下功能： 8K字节的系统内可编程

闪存， 512字节EEPROM ， 512字节SRAM ， 32个通用I / O口线， 32中普通

通用工作寄存器，灵活的定时器/计数器具有比较模式，内部和

外中断，可编程串行UART ，可编程看门狗定时器

内部振荡器，一个SPI串行端口和两个软件可选节电模式。

空闲模式下，CPU停止工作，而SRAM ，定时器/计数器， SPI端口，

中断系统继续工作。掉电模式时保存寄存器可

帐篷，但冻结振荡器，禁用所有其他芯片功能，直到下一个外部

中断或硬件复位。

该器件采用Atmel的高密度非易失性存储器技术制造。

片上系统内可编程Flash允许程序存储器是重现

通过SPI串行接口或通过一个常规的非易失性编程在系统

编程器。通过将增强的RISC 8位CPU与系统亲

可编程闪存单片芯片上， Atmel的AT90S8515是一款功能强大

微控制器，提供了一个高度灵活和具有成本效益的解决方案，许多嵌入

DED控制应用。

该AT90S8515 AVR具有一整套的编程与系统开发

工具，包括： C语言编译器，宏汇编，程序调试器/模拟器，在电路

仿真器和评估板。

引脚说明

VCC

GND

端口A （ PA7..PA0 ）

电源电压。

地面上。

端口A为8位双向I / O口。端口引脚可提供内部上拉电阻

（选择的每一位）。 A口输出缓冲器可吸收20毫安，可以驱动LED显示

直接玩。当引脚PA口作为输入，并且外部拉低，

它们将输出电流，如果内部上拉电阻被激活。端口A引脚

三态时，一个复位过程中，即使系统时钟是不活动的。

端口A使用外部SRAM时，作为复用的地址/数据输入/输出。

端口B （ PB7..PB0 ）

端口B为8位双向I / O和内部上拉电阻的端口。端口B输出

缓冲器可吸收20毫安。作为输入使用时，端口B引脚的外部拉低时将输出

当前，如果上拉电阻器被激活。端口的引脚处于三态，当复位

状态变为活动状态，即使系统时钟是不活动的。

端口B也可以用做其他不同的特殊功能的AT90S8515的功能上市

在第66页。

端口C （ PC7..PC0 ）

端口C为8位双向I / O和内部上拉电阻的端口。端口C的输出

缓冲器可吸收20毫安。作为输入使用时， C口引脚是外部拉低时将输出

当前，如果上拉电阻器被激活。端口C引脚处于三态时复位

状态变为活动状态，即使系统时钟是不活动的。

端口C也可以使用外部SRAM时，作为地址输出。

端口D （ PD7..PD0 ）

端口D为8位双向I / O和内部上拉电阻的端口。该端口D输出

缓冲器可吸收20毫安。作为输入使用时，端口D引脚是外部拉低时将输出

AT90S8515

0841G–09/01

AT90S8515

当前，如果上拉电阻器被激活。端口D引脚为三态时复位

状态变为活动状态，即使系统时钟是不活动的。

端口D也可以用做其他不同的特殊功能的AT90S8515的功能上市

在第73页。

RESET

复位输入。该引脚上超过50 ns的低电平将产生复位，即使

时钟没有运行。更短的脉冲不能保证可靠复位。

输入到振荡器反相放大器和输入到内部时钟工作电路。

输出振荡器反相放大器器。

ICP是输入引脚为定时/ C1的输入捕捉功能。

OC1B的输出引脚T / C1输出CompareB功能。

ALE为地址锁存器，当使能外部存储器使能使用。在ALE

选通信用于在所述第一锁存低位地址（8位）转换成一个地址锁存器

存取周期，而AD0 - 第二接入周期中7引脚用于数据。

XTAL1

XTAL2

ICP

OC1B

ALE

0841G–09/01

特点

AVR - 高性能和低功耗的RISC架构

118条指令 - 绝大多数为单时钟周期执行

的系统内可编程的Flash 8K字节

- 对下载程序的SPI串行接口

- 耐力： 1000写/擦除周期

512字节EEPROM

- 耐力：100,000写/擦除周期

512字节的片内SRAM

32个8位通用工作寄存器

32个可编程I / O线

可编程串行UART

SPI串行接口

: 2.7 - 6.0V

全静态操作

- 0 - 8 MHz的4.0 - 6.0V ，

- 0 - 4兆赫2.7 - 4.0V

截至8 MIPS的吞吐量为8 MHz

一个8位定时器/计数器具有独立预分频器

一个16位定时器/计数器具有独立预分频器

并比较和拍摄模式

双PWM

外部和内部中断源

可编程看门狗定时器，带有片上振荡器

片上模拟比较器

低功耗空闲和掉电模式

编程锁定为软件安全

8-Bit

微控制器

8K字节

在系统

可编程

FL灰

AT90S8515

初步

描述

该AT90S8515是一款基于AVR单片机的低功耗8位CMOS微控制器

增强的RISC架构。通过在单个时钟周期内执行强大的指令

周期， AT90S8515的数据吞吐率高达1 MIPS每MHz，从而可以

系统设计人员在功耗和处理速度之间。

AVR内核具有丰富的指令集和32个通用工作寄存器

字符。所有的寄存器都直接连接到算术逻辑单元（ALU），

允许两个独立的寄存器在一个单一指令访问执行

在一个时钟周期。这种结构大大提高了代码效率，同时实现

最高至10倍，比传统的CISC微控制器更快。

（续）

销刀豆网络gurations

牧师0841D -06 / 98

框图

图1 。

该AT90S8515框图

该AT90S8515提供以下功能： 8K字节

的系统内可编程Flash ， 512字节EEPROM ，

512字节SRAM ， 32个通用I / O口线， 32个通用

通用工作寄存器，灵活的定时器/计数器，

比较模式，内部和外部中断，一个亲

可编程串行UART ，可编程看门狗定时器

与内部振荡器，一个SPI串行端口和两个软件

选择的省电模式。空闲模式下停止

CPU ，而SRAM ，定时器/计数器， SPI端口

和中断系统继续工作。电源

掉电模式保存登记内容，但冻结

振荡器，禁用所有其他芯片功能，直到下一个

中断或硬件复位。

该器件采用Atmel的高密度生产

非易失性存储器技术。片上系统内

可编程Flash允许程序存储器是

通过SPI串行接口在系统编程或

通过常规的非易失性存储器编程。通过

结合增强的RISC 8位CPU与系统

可编程闪存单片芯片上，爱特梅尔

AT90S8515是一个功能强大的单片机，它提供了

高度灵活和具有成本效益的解决方案对许多嵌入

DED控制应用。

该AT90S8515 AVR具有一整套的亲

克和系统开发工具，包括：C compil-

器，宏汇编，程序调试器/模拟器，在 -

电路仿真器及评估板。

AT90S8515

AT90S8515

引脚说明

电源电压

GND

地

端口A （ PA7..PA0 ）

端口A为8位双向I / O口。端口引脚可以亲

韦迪内部上拉电阻（选择的每一位）。该

A口输出缓冲器可吸入20mA的电流，可以驱动LED显示

直接玩。当引脚PA口用作输入

并被外部拉低时将输出电流，如果

内部上拉电阻器被激活。

端口A作为复用的地址/数据输入/输出

使用外部SRAM时。

端口B （ PB7..PB0 ）

端口B为8位双向I / O引脚的内部上拉

电阻器。端口B输出缓冲器可吸收20毫安。如

输入端口的引脚被外部拉低时将输出

当前，如果上拉电阻器被激活。

端口B也可以用做其他不同的特殊功能

该AT90S8515为46页上列出。

端口C （ PC7..PC0 ）

C口是一个具有内部上拉的8位双向I / O口

电阻器。端口C的输出缓冲器可吸收20毫安。如

输入端口C引脚被外部拉低时将输出

当前，如果上拉电阻器被激活。

端口C也可以使用外部时，作为地址输出

SRAM 。

端口D （ PD7..PD0 ）

端口D是带内部上拉的8位双向I / O口

电阻器。该端口D输出缓冲器可吸收20毫安。如

输入端口D引脚被外部拉低时将输出

当前，如果上拉电阻器被激活。

端口D也可以用做其他不同的特殊功能

该AT90S8515为52页上列出。

RESET

复位输入。该引脚上的低两个机器周期，而

振荡器运行复位设备。

XTAL1

输入到振荡器反相放大器和输入到

内部时钟工作电路。

XTAL2

振荡器反相放大器的输出ER

ICP

ICP是输入引脚为定时/ C1的输入捕捉

功能。

OC1B

OC1B的输出引脚T / C1输出

CompareB功能

网络连接gure 3 。

外部时钟配置

ALE

ALE为地址锁存使能时使用的外部

内存启用。在ALE的选通脉冲用来锁存

低位地址（8位）为在地址锁存器

第一存取周期，而AD0-7引脚用于数据

在第二个访问周期。

晶体振荡器

XTAL1和XTAL2是一个输入和输出，分别

相放大器，可以使用被配置为

片上振荡器，如图2.任何一个石英

晶体或陶瓷谐振器都可以使用。驱动

装置从外部时钟源， XTAL2要保持

悬空而XTAL1驱动，如图3 。

图2中。

振荡器连接

AT90S8515结构概述

快速访问寄存器文件的概念包含了32个8位

工作寄存器与单个时钟周期的通用

访问时间。这意味着在一个单独的时钟周期，

被执行的一个ALU （算术逻辑单元）的操作。两

操作数是从寄存器文件输出，该操作是

执行，并将结果存回寄存器文件 -

在一个时钟周期。

图4中。

该AT90S8515

AVR

增强型RISC结构

六的32个寄存器可被用作3个16位的间接

地址寄存器指针以寻址数据空间 -

实现高效的地址运算。之一的三

地址指针也被用来作为地址指针为

常数表查找功能。这些附加的功能稳压

存器是16位X寄存器， Y寄存器和Z寄存器。

ALU支持的算术运算和逻辑功能

注册或以及寄存器和常数之间。稳压单

存器操作也执行了ALU 。图4

显示AT90S8515 AVR增强型RISC microcontrol-

LER架构。

除了寄存器的操作，传统的MEM-

储器寻址模式可以在寄存器文件中使用

很好。这是由以下事实寄存器文件是启用

分配32最下面的数据空间地址（ 00美元 -

$ 1F ），让他们来访问，就像它们是

普通存储器位置。

在I / O存储器空间包含64个地址， CPU

外设的控制寄存器，定时器/计数器，

A / D转换器，以及其他I / O功能。在I / O存储器

可直接访问，或为数据空间位置

下面这些寄存器文件20元 - $ 5F 。

该

AVR

采用哈佛架构的概念 - 与另行

回忆率和公共汽车的程序和数据。亲

克存储器与一个2级流水线执行。而

一条指令正在执行时，下一条指令是

预取从程序存储器。这个概念

能够在每个时钟周期中执行的指令。

程序存储器是系统内可编程闪存

内存。

与相对跳转指令和调用指令，整个4K

地址空间被直接访问。多数指令

有一个单一的16位字格式。每一个程序存储器

地址包含一个16位或32位的指令。

在中断和调用子程序的返回地址

程序计数器（ PC）保存在堆栈中。堆栈

有效地分配在通用数据SRAM ，以及随之

吸收的敷料堆栈大小仅受限于SRAM的大小

与SRAM的使用情况。所有的用户程序必须初始

AT90S8515

AT90S8515

IZE在复位程序的SP （子程序或跨前

中断与执行）。 16位堆栈指针SP是

读/写在I / O空间。

的512字节数据SRAM可以通过很容易地访问

在AVR支持五种不同的寻址模式

体系结构。

在AVR架构中的存储空间都是线性的

和普通的存储器映射。

一个灵活的中断模块已在其控制寄存器

与全局中断I / O空间允许的位

状态寄存器。所有不同的中断有另行

在该中断向量表率的中断向量

开始的程序存储器。不同的中断

按照自己的中断向量位置的优先级

化。下的中断向量地址中较高的

优先级。

图5中。

存储器映射

通用寄存器文件

图6示出的CPU中的32个通用工作寄存器的结构。

图6 。

AVR CPU通用工作寄存器

…

R13

一般

用途

工作

R14

R15

R16

R17

…

R26

R27

R28

R29

R30

R31

$1A

$1B

$1C

$1D

$1E

$1F

X寄存器的低字节

X寄存器，高字节

Y寄存器的低字节

Y寄存器的高字节

Z寄存器的低字节

Z寄存器高字节

$0D

$0E

$0F

$10

$11

地址。

$00

$01

$02

在指令集所有的寄存器操作说明

必须所有的寄存器直接和单周期访问。该

唯一例外的是五个不变算术和逻辑

说明SBCI ， SUBI ， CPI ， ANDI和ORI一间

常数和一个寄存器和LDI指令用于负载

立即数的数据。这些说明适用于

在寄存器文件中的寄存器下半年 - R16..R31 。

一般的SBC ， SUB ， CP ， AND和OR和其他

两个寄存器之间或在单个寄存器中的操作

适用于整个寄存器文件。

如图6所示，每个寄存器都有一个数据

内存地址，将他们直接映射到第32

用户数据空间的位置。虽然不是phys-

ically实现SRAM ，这种内存奥尔加

nization提供了极大的灵活性，寄存器的访问，

作为X ，Y和Z寄存器可以设置为索引的任何寄存器

在该文件中。