特点
兼容MCS- 51
制品
在系统可编程( ISP) Flash存储器的8K字节
- 耐力: 1000写/擦除周期
2.7V至4.0V工作电压范围
全静态操作: 0 Hz至16 MHz的
三级程序存储器锁定
256 ×8位内部RAM
32个可编程I / O线
3个16位定时器/计数器
八个中断源
全双工UART串行通道
低功耗空闲和掉电模式
恢复中断从掉电模式
看门狗定时器
双数据指针
断电标志
灵活的ISP编程(字节和页模式)
描述
该AT89LS52是一个低电压,高性能CMOS 8位微控制器具有8K
字节的系统内可编程闪存。该器件采用制造
Atmel的高密度非易失性存储器技术,并与行业兼容
尝试标准80C51指令集和引脚。片上Flash允许程序
内存在系统或通过传统的非易失性存储器进行重新编程亲
语法。通过在结合了多功能8位CPU与系统内可编程闪存
单片芯片, Atmel的AT89LS52是一个功能强大的单片机,它提供一个
高度灵活和具有成本效益的解决方案,为许多嵌入式控制应用。
该AT89LS52提供以下标准功能: 8K字节的闪存, 256字节
的RAM , 32个I / O口线,看门狗定时器, 2个数据指针,三个16位定时器/计数器,一个
6向量2级中断结构,一个全双工串行口,片上振荡器,
和时钟电路。此外, AT89LS52设计有静态逻辑操作
下降到零频率,并支持两种软件选择的省电模式。
空闲模式下,CPU停止工作,允许RAM ,定时器/计数器,串行端口,
中断系统继续工作。在掉电模式保存RAM CON-
帐篷,但冻结振荡器,禁用所有其他芯片功能,直到下一个外部
中断或硬件复位。
8-bit
低电压
微控制器
8K字节
在系统
可编程
FL灰
AT89LS52
初步
修订版2601A - 12月1日
1
引脚说明
VCC
GND
端口0
电源电压。
地面上。
P0口是一个8位漏极开路双向I / O口。作为输出口,每位能驱动8个
TTL输入。当1秒写入端口0引脚,引脚可作为高阻抗
输入。
端口0也可以被配置成在被复用的低阶地址/数据总线
访问外部程序和数据存储器。在这种模式下, P0具有内部上拉电阻。
P0口还可在Flash编程接收的字节代码,并输出代码字节
在程序验证。
在程序的验证,需要外部上拉电阻。
端口1
端口1是一个8位双向I / O和内部上拉电阻的端口。端口1输出缓冲器可
汇/源4个TTL输入。当1秒写入端口1引脚,它们拉高了
内部上拉,并可以作为输入。作为输入使用时, P1口被外部
拉低时将输出电流(I
IL
由于内部上拉的) 。
此外, P1.0和P1.1可以被配置为在定时器/计数器2的外部计数输入
(P1.0 / T2 )和定时器/计数器2的触发输入( P1.1 / T2EX ) ,分别如图中跟着
降脂表。
端口1也接收过程中的Flash编程和校验低位地址字节。
端口引脚
P1.0
P1.1
P1.5
P1.6
P1.7
第二功能
T2 (外部计数输入到定时器/计数器2 ) ,时钟输出
T2EX (定时器/计数器2捕捉/重装触发和方向控制)
MOSI (用于在系统编程)
MISO (用于在系统编程)
SCK (用于在系统编程)
端口2
端口2是一个8位双向I / O和内部上拉电阻的端口。端口2输出缓冲器可
汇/源4个TTL输入。当1秒写入端口2引脚,它们拉高了
内部上拉,并可以作为输入。作为输入使用时, P2口被外部
拉低时将输出电流(I
IL
由于内部上拉的) 。
端口2在从外部程序存储器取发出的高位地址字节
在使用16位地址外部数据存储器访问( MOVX @ DPTR ) 。在这
应用程序, P2口使用很强的内部上拉发送1 。在外部访问
使用8位地址( MOVX @ RI)的数据存储器,端口2发出的P2 Spe-的内容
CIAL功能寄存器。
口也接收期间闪存程序高阶地址位和一些控制信号
编程和验证。
端口3
端口3是一个8位双向I / O和内部上拉电阻的端口。端口3输出缓冲器可
汇/源4个TTL输入。当1秒写入端口3引脚,它们拉高了
内部上拉,并可以作为输入。作为输入使用时, P3口被外部
拉低时将输出电流(I
IL
由于上拉的) 。
端口3收到对Flash编程和校验一些控制信号。
4
AT89LS52
2601A–12/01
AT89LS52
端口3也可以用做其他不同的特殊功能AT89LS52的功能,如图所示
下面的表格。
端口引脚
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
P3.7
第二功能
RXD (串行输入端口)
TXD (串行输出端口)
INT0 (外部中断0 )
INT1 (外部中断1 )
T0 (定时器0外部输入)
T1(定时器1外部输入)
WR (外部数据存储器写选通)
RD (外部数据存储器读选通)
RST
复位输入。而振荡器运行复位高该引脚上出现两个机器周期
装置。该引脚为高看门狗超时后98个振荡周期。解散
在SFR AUXR (地址8EH ) RTO位可禁用此功能。在默认状态下
位DISRTO的,复位高电平功能被启用。
地址锁存使能( ALE)是输出脉冲时锁存地址的低字节
访问外部存储器。该引脚也用作编程输入脉冲( PROG )闪存中
编程。
在正常操作中, ALE以1/6的恒定速率的振荡器频率和可
用于外部定时或时钟的目的。但是请注意,一个ALE脉冲
在每次访问外部数据存储器跳过。
如果需要的话, ALE操作可以通过设置的SFR的位置8EH位0被禁用。同位设置,
只有在执行MOVX或MOVC指令ALE激活。否则,该引脚被弱上拉
高。设置ALE-禁止位没有任何影响,如果微控制器处于外部执行
模式。
ALE / PROG
PSEN
程序存储允许( PSEN )是读选通外部程序存储器。
当AT89LS52执行外部程序存储器代码, PSEN被激活
两次每个机器周期,除了两个PSEN激活期间,每次访问都被跳过
到外部数据存储器。
EA / VPP
外部访问允许。 EA必须以允许在设备上读取绑到GND
从外部程序存储器位置的代码开始0000H到FFFFH 。但是请注意,
如果锁定位1被编程, EA将内部锁存复位。
EA应绑V
CC
内部程序执行。
该引脚也接收12伏编程使能电压(V
PP
)闪光时
编程。
XTAL1
XTAL2
输入到振荡器反相放大器和输入到内部时钟工作电路。
输出振荡器反相放大器器。
5
2601A–12/01
特点
兼容MCS
产品-51
在系统可编程( ISP) Flash存储器的8K字节
- 耐力: 1000写/擦除周期
2.7V至4.0V工作电压范围
全静态操作: 0 Hz至16 MHz的
三级程序存储器锁定
256 ×8位内部RAM
32个可编程I / O线
3个16位定时器/计数器
八个中断源
全双工UART串行通道
低功耗空闲和掉电模式
恢复中断从掉电模式
看门狗定时器
双数据指针
断电标志
灵活的ISP编程(字节和页模式)
绿色(无铅/无卤化物)的包装选项
1.描述
该AT89LS52是一个低电压,高性能CMOS 8位微控制器
8K字节的系统内可编程闪存。该装置被制
采用Atmel的高密度非易失性存储器技术,并与兼容
行业标准的80C51指令集和引脚。片上Flash允许亲
克内存在系统或通过传统的非易失性可再编程
编程器。通过结合一个多功能8位CPU和在系统可编
一个单芯片上BLE闪存,爱特梅尔AT89LS52是一个功能强大的单片机
它提供了一个高度灵活和具有成本效益的解决方案,为许多嵌入式控制
应用程序。
该AT89LS52提供以下标准功能: 8K字节的闪存, 256字节
的RAM , 32个I / O口线,看门狗定时器, 2个数据指针,三个16位定时器/计数器,一个
6向量2级中断结构,一个全双工串行口,片上振荡器,
和时钟电路。此外, AT89LS52设计的静态逻辑操作
和灰下降到零频率,并支持两种软件可选的节电
模式。空闲模式下,CPU停止工作,允许RAM ,定时器/计数器,串行
口和中断系统继续工作。在掉电模式下保存
RAM中的内容,但冻结振荡器,禁止所有其他芯片功能,直到下一个
外部中断或硬件复位。
8-bit
低电压
微控制器
8K字节
在系统
可编程
FL灰
AT89LS52
2601B–MICRO–03/05
4.引脚说明
4.1
VCC
电源电压。
4.2
GND
地面上。
4.3
端口0
P0口是一个8位漏极开路双向I / O口。作为输出口,每位能驱动8个TTL
输入。当1秒写入端口0引脚,引脚可作为高阻抗输入。
端口0也可以被配置成在访问多路复用的低位地址/数据总线
外部程序和数据存储器。在这种模式下, P0具有内部上拉电阻。
P0口还可在Flash编程接收的字节代码,并输出代码字节很好地协同
荷兰国际集团计划验证。
在程序的验证,需要外部上拉电阻。
4.4
端口1
端口1是一个8位双向I / O和内部上拉电阻的端口。端口1输出缓冲器可
汇/源4个TTL输入。当1秒写入端口1引脚,它们被拉高的接口
最终上拉电阻,可以用来作为输入。作为输入使用时, P1口被外部拉低
将输出电流(I
IL
由于内部上拉的) 。
此外, P1.0和P1.1可以被配置为在定时器/计数器2的外部计数输入
(P1.0 / T2 )和定时器/计数器2的触发输入( P1.1 / T2EX ) ,分别如图中的后续
ING表。
端口1也接收过程中的Flash编程和校验低位地址字节。
端口引脚
P1.0
P1.1
P1.5
P1.6
P1.7
第二功能
T2 (外部计数输入到定时器/计数器2 ) ,时钟输出
T2EX (定时器/计数器2捕捉/重装触发和方向控制)
MOSI (用于在系统编程)
MISO (用于在系统编程)
SCK (用于在系统编程)
4.5
端口2
端口2是一个8位双向I / O和内部上拉电阻的端口。端口2输出缓冲器可
汇/源4个TTL输入。当1秒写入端口2引脚,它们拉高了跨
最终上拉电阻,可以用来作为输入。作为输入使用时, P2口被外部拉低
将输出电流(I
IL
由于内部上拉的) 。
端口2在从外部程序存储器和很好地协同取发出的高位地址字节
ING访问到使用16位地址的外部数据存储器( MOVX @ DPTR ) 。在这
应用程序, P2口使用很强的内部上拉发送1 。在外部访问
使用8位地址( MOVX @ RI)的数据存储器,端口2发出的P2的特别的内容
功能寄存器。
4
AT89LS52
2601B–MICRO–03/05
AT89LS52
口也接收过程中的Flash编程高阶地址位和一些控制信号
明和验证。
4.6
端口3
端口3是一个8位双向I / O和内部上拉电阻的端口。端口3输出缓冲器可
汇/源4个TTL输入。当1秒写入端口3引脚,它们被拉高的接口
最终上拉电阻,可以用来作为输入。作为输入使用时, P3口被外部拉低
将输出电流(I
IL
由于上拉的) 。
端口3收到对Flash编程和校验一些控制信号。
端口3也可以用做其他不同的特殊功能AT89LS52的功能,如图所示
下面的表格。
端口引脚
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
P3.7
第二功能
RXD (串行输入端口)
TXD (串行输出端口)
INT0 (外部中断0 )
INT1 (外部中断1 )
T0 (定时器0外部输入)
T1(定时器1外部输入)
WR (外部数据存储器写选通)
RD (外部数据存储器读选通)
4.7
RST
复位输入。而振荡器运行复位高该引脚上出现两个机器周期
装置。该引脚为高看门狗超时后98个振荡周期。该DISRTO
在SFR AUXR (地址8EH )位可禁用此功能。中位的默认状态
DISRTO ,复位高电平功能被启用。
4.8
ALE / PROG
地址锁存使能( ALE)是输出脉冲时锁存地址的低字节
访问外部存储器。该引脚也用作编程输入脉冲( PROG )闪存中
编程。
在正常操作中, ALE以1/6的恒定速率的振荡器频率,可以是
用于外部定时或时钟的目的。但是请注意,一个ALE脉冲被跳过很好地协同
荷兰国际集团每次访问外部数据存储器。
如果需要的话, ALE操作可以通过设置的SFR的位置8EH位0被禁用。同位设置,
只有在执行MOVX或MOVC指令ALE激活。否则,该引脚被微弱拉高。
设置ALE-禁止位没有任何影响,如果微控制器处于外部执行模式。
4.9
PSEN
程序存储允许( PSEN )是读选通外部程序存储器。
当AT89LS52执行外部程序存储器代码, PSEN被激活两次
每个机器周期,除了两个PSEN激活期间,每次访问都跳过来克斯特
内部数据存储器。
5
2601B–MICRO–03/05
特点
兼容MCS- 51
制品
在系统可编程( ISP) Flash存储器的8K字节
- 耐力: 1000写/擦除周期
2.7V至4.0V工作电压范围
全静态操作: 0 Hz至16 MHz的
三级程序存储器锁定
256 ×8位内部RAM
32个可编程I / O线
3个16位定时器/计数器
八个中断源
全双工UART串行通道
低功耗空闲和掉电模式
恢复中断从掉电模式
看门狗定时器
双数据指针
断电标志
灵活的ISP编程(字节和页模式)
描述
该AT89LS52是一个低电压,高性能CMOS 8位微控制器具有8K
字节的系统内可编程闪存。该器件采用制造
Atmel的高密度非易失性存储器技术,并与行业兼容
尝试标准80C51指令集和引脚。片上Flash允许程序
内存在系统或通过传统的非易失性存储器进行重新编程亲
语法。通过在结合了多功能8位CPU与系统内可编程闪存
单片芯片, Atmel的AT89LS52是一个功能强大的单片机,它提供一个
高度灵活和具有成本效益的解决方案,为许多嵌入式控制应用。
该AT89LS52提供以下标准功能: 8K字节的闪存, 256字节
的RAM , 32个I / O口线,看门狗定时器, 2个数据指针,三个16位定时器/计数器,一个
6向量2级中断结构,一个全双工串行口,片上振荡器,
和时钟电路。此外, AT89LS52设计有静态逻辑操作
下降到零频率,并支持两种软件选择的省电模式。
空闲模式下,CPU停止工作,允许RAM ,定时器/计数器,串行端口,
中断系统继续工作。在掉电模式保存RAM CON-
帐篷,但冻结振荡器,禁用所有其他芯片功能,直到下一个外部
中断或硬件复位。
8-bit
低电压
微控制器
8K字节
在系统
可编程
FL灰
AT89LS52
初步
修订版2601A - 12月1日
1
引脚说明
VCC
GND
端口0
电源电压。
地面上。
P0口是一个8位漏极开路双向I / O口。作为输出口,每位能驱动8个
TTL输入。当1秒写入端口0引脚,引脚可作为高阻抗
输入。
端口0也可以被配置成在被复用的低阶地址/数据总线
访问外部程序和数据存储器。在这种模式下, P0具有内部上拉电阻。
P0口还可在Flash编程接收的字节代码,并输出代码字节
在程序验证。
在程序的验证,需要外部上拉电阻。
端口1
端口1是一个8位双向I / O和内部上拉电阻的端口。端口1输出缓冲器可
汇/源4个TTL输入。当1秒写入端口1引脚,它们拉高了
内部上拉,并可以作为输入。作为输入使用时, P1口被外部
拉低时将输出电流(I
IL
由于内部上拉的) 。
此外, P1.0和P1.1可以被配置为在定时器/计数器2的外部计数输入
(P1.0 / T2 )和定时器/计数器2的触发输入( P1.1 / T2EX ) ,分别如图中跟着
降脂表。
端口1也接收过程中的Flash编程和校验低位地址字节。
端口引脚
P1.0
P1.1
P1.5
P1.6
P1.7
第二功能
T2 (外部计数输入到定时器/计数器2 ) ,时钟输出
T2EX (定时器/计数器2捕捉/重装触发和方向控制)
MOSI (用于在系统编程)
MISO (用于在系统编程)
SCK (用于在系统编程)
端口2
端口2是一个8位双向I / O和内部上拉电阻的端口。端口2输出缓冲器可
汇/源4个TTL输入。当1秒写入端口2引脚,它们拉高了
内部上拉,并可以作为输入。作为输入使用时, P2口被外部
拉低时将输出电流(I
IL
由于内部上拉的) 。
端口2在从外部程序存储器取发出的高位地址字节
在使用16位地址外部数据存储器访问( MOVX @ DPTR ) 。在这
应用程序, P2口使用很强的内部上拉发送1 。在外部访问
使用8位地址( MOVX @ RI)的数据存储器,端口2发出的P2 Spe-的内容
CIAL功能寄存器。
口也接收期间闪存程序高阶地址位和一些控制信号
编程和验证。
端口3
端口3是一个8位双向I / O和内部上拉电阻的端口。端口3输出缓冲器可
汇/源4个TTL输入。当1秒写入端口3引脚,它们拉高了
内部上拉,并可以作为输入。作为输入使用时, P3口被外部
拉低时将输出电流(I
IL
由于上拉的) 。
端口3收到对Flash编程和校验一些控制信号。
4
AT89LS52
2601A–12/01
AT89LS52
端口3也可以用做其他不同的特殊功能AT89LS52的功能,如图所示
下面的表格。
端口引脚
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
P3.7
第二功能
RXD (串行输入端口)
TXD (串行输出端口)
INT0 (外部中断0 )
INT1 (外部中断1 )
T0 (定时器0外部输入)
T1(定时器1外部输入)
WR (外部数据存储器写选通)
RD (外部数据存储器读选通)
RST
复位输入。而振荡器运行复位高该引脚上出现两个机器周期
装置。该引脚为高看门狗超时后98个振荡周期。解散
在SFR AUXR (地址8EH ) RTO位可禁用此功能。在默认状态下
位DISRTO的,复位高电平功能被启用。
地址锁存使能( ALE)是输出脉冲时锁存地址的低字节
访问外部存储器。该引脚也用作编程输入脉冲( PROG )闪存中
编程。
在正常操作中, ALE以1/6的恒定速率的振荡器频率和可
用于外部定时或时钟的目的。但是请注意,一个ALE脉冲
在每次访问外部数据存储器跳过。
如果需要的话, ALE操作可以通过设置的SFR的位置8EH位0被禁用。同位设置,
只有在执行MOVX或MOVC指令ALE激活。否则,该引脚被弱上拉
高。设置ALE-禁止位没有任何影响,如果微控制器处于外部执行
模式。
ALE / PROG
PSEN
程序存储允许( PSEN )是读选通外部程序存储器。
当AT89LS52执行外部程序存储器代码, PSEN被激活
两次每个机器周期,除了两个PSEN激活期间,每次访问都被跳过
到外部数据存储器。
EA / VPP
外部访问允许。 EA必须以允许在设备上读取绑到GND
从外部程序存储器位置的代码开始0000H到FFFFH 。但是请注意,
如果锁定位1被编程, EA将内部锁存复位。
EA应绑V
CC
内部程序执行。
该引脚也接收12伏编程使能电压(V
PP
)闪光时
编程。
XTAL1
XTAL2
输入到振荡器反相放大器和输入到内部时钟工作电路。
输出振荡器反相放大器器。
5
2601A–12/01