【特点8位微控制器兼容MCS51个产品增强型8051架构- 每字节单时钟周期取- 高达20 MIPS的】,IC型号AT89LP6440,AT89LP6440 PDF资料,AT89LP6440经销商,ic,电子元器件-51电子网

特点

8位微控制器兼容MCS

51个产品

增强型8051架构

- 每字节单时钟周期取

- 高达20 MIPS的吞吐量，在20 MHz的时钟频率

- 全静态操作： 0 Hz至20 MHz的

- 片上2周期硬件乘法器

- 16×16乘法 - 累加单元

- 256x8内部RAM

- 4096x8内部额外的RAM

- 双数据指针

- 4级中断优先级

非易失性程序和数据存储器

- 在系统可编程（ ISP）闪存程序存储器64K字节

- 闪存数据存储器的8K字节

- 耐力：最少100,000次写/擦除周期

- 程序下载串行接口

- 64字节快速页面编程模式

- 256字节的用户签名数组

- 2级程序存储器锁定为软件安全

- 在应用编程程序存储器

外设特性

- 3个16位增强型定时器/计数器

- 两个8位PWM输出

- 4通道16位比较/捕捉/ PWM阵列

- 增强型UART，具有自动地址识别和帧

错误检测

- 增强型主/从SPI双缓冲发送/接收

- 主/从两线串行接口

- 可编程看门狗定时器软件复位

- 双模拟比较器，可选择中断和去抖

- 8通道10位ADC / DAC

- 8个通用中断引脚

单片机特性

- 两线片上调试接口

- 掉电检测和上电复位与掉电标志

- 低电平有效的外部复位引脚

内部RC振荡器

- 低功耗空闲和掉电模式

- 恢复中断从掉电模式

I / O和封装

- 多达38可编程I / O线

- 40引脚PDIP和44引脚TQFP / PLCC和44 - VQFN垫/ MLF

- 可配置的I / O模式

准双向口（ 8051款）

仅为输入（三态）

推挽输出CMOS

开漏

工作条件

- 2.4V至3.6V V

电压范围

- -40 ° C至85°C温度范围

- 0到20 MHz @ 2.4-3.6V

8-bit

微控制器

有64K字节

在系统

可编程

FL灰

AT89LP6440 -

初步

3706A–MICRO–9/09

1.引脚配置

1.1

40P6 ： 40引脚PDIP

T2/P1.0

T2EX/P1.1

SDA/P1.2

SCL/P1.3

SS/P1.4

MOSI/P1.5

MISO/P1.6

SCK/P1.7

RST/P4.2

RXD/P3.0

TXD/P3.1

INT0/P3.2

INT1/P3.3

T0/P3.4

T1/P3.5

WR/P3.6

RD/P3.7

XTAL2/P4.1

XTAL1/P4.0

GND

VDD

P0.0/AD0

P0.1/AD1

P0.2/AD2

P0.3/AD3

P0.4/AD4

P0.5/AD5

P0.6/AD6

P0.7/AD7

P4.3

P4.4/ALE

P4.5

P2.7/AIN3/A15

P2.6/AIN2/A14

P2.5/AIN1/A13

P2.4/AIN0/A12

P2.3/A11/CCD

P2.2/A10/CCC

P2.1/A9/CCB

P2.0/A8/CCA

1.2

44A ： 44引脚TQFP封装（顶视图）

P1.4/SS

P1.3/SCL

P1.2/SDA

P1.1/T2EX

P1.0/T2

VDD

AVDD

P0.0/AD0

P0.1/AD1

P0.2/AD2

P0.3/AD3

MOSI/P1.5

MISO/P1.6

SCK/P1.7

RST/P4.2

RXD/P3.0

VDD

TXD/P3.1

INT0/P3.2

INT1/P3.3

T0/P3.4

T1/P3.5

P0.4/AD4

P0.5/AD5

P0.6/AD6

P0.7/AD7

P4.3

GND

P4.4/ALE

P4.5

P2.7/AIN3/A15

P2.6/AIN2/A14

P2.5/AIN1/A13

AT89LP6440 - 初步

3706A–MICRO–9/09

WR/P3.6

RD/P3.7

XTAL2/P4.1

XTAL1/P4.0

GND

CCA/A8/P2.0

CCB/A9/P2.1

CCC/A10/P2.2

CCD/A11/P2.3

A12/AIN0/P2.4

AT89LP6440 - 初步

1.3

44J ： 44引脚PLCC

P1.4/SS

P1.3/SCL

P1.2/SDA

P1.1/T2EX

P1.0/T2

VDD

AVDD

P0.0/AD0

P0.1/AD1

P0.2/AD2

P0.3/AD3

1.4

44M1 ： 44 - VQFN垫/ MLF

P1.4/SS

P1.3/SCL

P1.2/SDA

P1.1/T2EX

P1.0/T2

VDD

AVDD

P0.0/AD0

P0.1/AD1

P0.2/AD2

P0.3/AD3

MOSI/P1.5

MISO/P1.6

SCK/P1.7

RST/P4.2

RXD/P3.0

VDD

TXD/P3.1

INT0/P3.2

INT1/P3.3

T0/P3.4

T1/P3.5

WR/P3.6

RD/P3.7

XTAL2/P4.1

XTAL1/P4.0

GND

CCA/A8/AIN0/P2.0

CCB/A9/P2.1

CCC/A10/P2.2

CCD/A11/P2.3

A12/AIN0/P2.4

MOSI/P1.5

MISO/P1.6

SCK/P1.7

RST/P4.2

RXD/P3.0

VDD

TXD/P3.1

INT0/P3.2

INT1/P3.3

T0/P3.4

T1/P3.5

P0.4/AD4

P0.5/AD5

P0.6/AD6

P0.7/AD7

P4.3

GND

P4.4/ALE

P4.5

P2.7/AIN3/A15

P2.6/AIN2/A14

P2.5/AIN1/A13

P0.4/AD4

P0.5/AD5

P0.6/AD6

P0.7/AD7

P4.3

GND

P4.4/ALE

P4.5

P2.7/AIN3/A15

P2.6/AIN2/A14

P2.5/AIN1/A13

WR/P3.6

RD/P3.7

XTAL2/P4.1

XTAL1/P4.0

GND

CCA/A8/P2.0

CCB/A9/P2.1

CCC/A10/P2.2

CCD/A11/P2.3

A12/AIN0/P2.4

注意：

底垫

应

焊接接地

3706A–MICRO–9/09

1.5

引脚说明

AT89LP6440引脚说明

引脚数

PDIP

VQFN

符号

TYPE

I / O

描述

P1.5:

用户可配置的I / O端口1

位

MOSI ：

SPI

主机输出/从机而定。当配置

主，该管脚为

输出。

当配置

作为从站，

该引脚

输入。

GPI5 ：

通用中断输入5 。

P1.6:

用户可配置的I / O端口1

位

MISO ：

SPI

主输入/从机输出。当配置

主，该管脚为

输入。当

CON连接gured

作为从站，

该引脚

输出。

GPI6 ：

通用中断输入6 。

P1.7:

用户可配置的I / O端口1

位

SCK ：

SPI

时钟。当配置

主，该管脚为

输出。当配置

作为从站，

该引脚

输入。

GPI7 ：

通用中断输入7 。

P4.2:

用户可配置的I / O端口4

位

2 （如果复位熔丝位被禁用）。

RST ：

外

低电平有效

复位输入（如果复位熔丝位被使能。

SEE

外部

复位“ 34页）。

DCL ：

串行

时钟输入片上调试接口时， OCD启用。

P3.0:

用户可配置的I / O端口3

位

RxD端：

串行

端口接收器输入。

供应

电压

P3.1:

用户可配置的I / O端口3

位

的TxD ：

串行

港口变送器输出。

P3.2:

用户可配置的I / O端口3

位

INT0 ：

外部中断0输入或定时器0门控输入。

P3.3:

用户可配置的I / O端口3

位

INT1 ：

外部中断1输入或定时器1门输入

P3.4:

用户可配置的I / O端口3

位

T1:

定时器/计数器0外部输入或PWM输出。

P3.5:

用户可配置的I / O端口3

位

T1:

定时器/计数器1外部输入或PWM输出。

P3.6:

用户可配置的I / O端口3

位

WR ：

外部存储器接口写

频闪

（低电平有效）。

P3.7:

用户可配置的I / O端口3

位

RD ：

外部存储器接口读

频闪

（低电平有效）。

P4.1:

用户可配置的I / O端口4

位

XTAL2 ：

从反向振荡器的输出

放大器。

它可能

被用作

端口引脚如果

内部RC振荡器

选择

时钟

源。

CLKOUT ：

当内部RC振荡器

选择

时钟

源，

五月

二手

输出内部时钟分

DDA ：

串行

数据输入/输出的片上调试接口时， OCD启用

和

外部时钟是

选择

时钟

源。

P4.0:

用户可配置的I / O端口4

位

XTAL1 ：

输入反相振荡

放大器和

内部时钟发生电路。

它可能

被用作

端口引脚如果内部RC振荡器

选择

时钟

源。

DDA ：

串行

数据输入/输出的片上调试接口时， OCD启用

和

内部RC振荡器

选择

时钟

源。

地

表1-1 。

TQFP

PLCC

P1.5

P1.6

P1.7

P4.2

P3.0

VDD

P3.1

P3.2

P3.3

P3.4

I / O

P3.5

P3.6

P3.7

P4.1

I / O

P4.0

I / O

不适用

GND

AT89LP6440 - 初步

3706A–MICRO–9/09

AT89LP6440 - 初步

表1-1 。

TQFP

AT89LP6440引脚说明

引脚数

PDIP

VQFN

符号

GND

P2.0

TYPE

I / O

描述

地

P2.0:

用户可配置的I / O端口2

位

CCA ：

定时器2通道比较输出或捕获输入。

A8:

外部存储器接口地址

第8位。

P2.1:

用户可配置的I / O端口2

位

建行：

定时器2通道B的比较输出或捕获输入。

A9:

外部存储器接口地址

位

P2.2:

用户可配置的I / O端口2

位

CCC:

定时器2通道C比较输出或捕获输入。

A10:

外部存储器接口地址

位

10.

DA- ：

DAC负微分输出。

P2.3:

用户可配置的I / O端口2

位

CCD ：

定时器2通道D比较输出或捕获输入。

A11:

外部存储器接口地址

位

11.

D+-:

DAC积极的差分输出。

P2.4:

用户可配置的I / O端口2

位

AIN0 ：

模拟比较器输入0 。

A12:

外部存储器接口地址

位

12.

P2.5:

用户可配置的I / O端口2

位

AIN1 ：

模拟比较器输入1 。

A13:

外部存储器接口地址

位

13.

P2.6:

用户可配置的I / O端口2

位

AIN2 ：

模拟比较器输入2 。

A14:

外部存储器接口地址

位

14.

P2.7:

用户可配置的I / O端口2

位

AIN3 ：

模拟比较器输入3 。

A15:

外部存储器接口地址

位

15.

P4.5:

用户可配置的I / O端口4

位

P4.4:

用户可配置的I / O端口4

位

ALE ：

外部存储器接口地址锁存使能。

地

P4.3:

用户可配置的I / O端口4

位

DDA ：

串行

数据输入/输出的片上调试接口时， OCD启用

和

晶体振荡器

选择

时钟

源。

P0.7:

用户可配置I / O端口0

位

AD7 ：

外部存储器接口地址/数据

位

ADC7 ：

ADC

类似物

输入7 。

P0.6:

用户可配置I / O端口0

位

AD6 ：

外部存储器接口地址/数据

位

ADC6 ：

ADC

类似物

输入6 。

P0.5:

用户可配置I / O端口0

位

AD5 ：

外部存储器接口地址/数据

位

ADC5 ：

ADC

类似物

输入5 。

P0.4:

用户可配置I / O端口0

位

AD4 ：

外部存储器接口地址/数据

位

ADC4 ：

ADC

类似物

输入4 。

P0.3:

用户可配置I / O端口0

位

AD3 ：

外部存储器接口地址/数据

位

ADC3 ：

ADC

类似物

输入3 。

PLCC

P2.1

P2.3

P2.4

P2.5

P2.6

P2.7

P4.5

P4.4

GND

P4.3

P0.7

P0.6

P0.5

P0.4

P0.3

3706A–MICRO–9/09