添加收藏夹  设为首页  深圳服务热线：13692101218  13751165337
Pdf资料  |  热门库存  |  IC详细资料  |  网站地图
IC供应 PDF资料 非IC供应
51电子网联系电话：13692101218
首页
供应信息
求购信息
非IC专区
技术资料
电子资讯
招聘中心
会展信息 51旺铺 会员中心
位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第278页 > AT89LP51
特点
8位微控制器兼容产品8051
增强型8051架构
- 每字节单时钟周期取
- 每个机器周期的兼容模式12个时钟
- 高达20 MIPS的吞吐量，在20 MHz的时钟频率
- 全静态操作： 0 Hz至20 MHz的
- 片上2周期硬件乘法器
- 256 ×8的内部RAM
- 外部数据/程序存储器接口
- 双数据指针
- 4级中断优先级
非易失性程序和数据存储器
- 4K /在系统可编程（ ISP）的8K字节闪存程序存储器
- 256字节闪存数据存储器
- 256字节的用户签名数组
耐力：10,000写/擦除周期
- 程序下载串行接口
- 64字节快速页面编程模式
- 三级程序存储器锁定为软件安全
- 在应用编程程序存储器
外设特性
- 3个16位定时器/计数器，时钟输出模式
增强型UART。
- 自动地址识别
- 帧错误检测
SPI和TWI仿真模式
- 可编程看门狗定时器软件复位和预分频器
单片机特性
- 掉电检测和上电复位与掉电标志
- 可选择极性外部复位引脚
- 低功耗空闲和掉电模式
- 恢复中断从掉电模式
- 内部1.8432 MHz的辅助振荡器
I / O和封装
- 多达36可编程I / O线
- 绿色（无铅/无卤化物）的软件包
- 40引脚PDIP
44引脚TQFP / PLCC
44 - VQFN垫/ MLF
- 可配置端口模式（每8位端口）
准双向口（ 8051款）
仅为输入（三态）
推挽输出CMOS
开漏
工作条件
- 2.4V至5.5V V
CC
电压范围
- -40 ° C至85°C温度范围
- 0到20 MHz @ 2.4V - 5.5V
- 0到25MHz @ 4.5V - 5.5V
8-bit
微控制器
与4K / 8K
字节的系统
可编程
FL灰
AT89LP51
AT89LP52
初步
3709C–MICRO–5/11
1.引脚配置
1.1
40引脚PDIP
（ T2）， P1.0
（ T2 EX ） P1.1
P1.2
P1.3
P1.4
（ MOSI ）， P1.5
（ MISO ）， P1.6
（ SCK ） P1.7
RST
（RXD） P3.0
（TXD） P3.1
（ INT0 ） P3.2
（ INT1 ） P3.3
（ T0 ） P3.4
（T1）， P3.5
（ WR ）， P3.6
（ RD ）， P3.7
（ XTAL2 ） P4.1
（ XTAL1 ） P4.0
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
VCC
P0.0 （ AD0 ）
P0.1 （ AD1 ）
P0.2 （ AD2 ）
P0.3 （ AD3 ）
P0.4 （ AD4 ）
P0.5 （ AD5 ）
P0.6 （ AD6 ）
P0.7 （ AD7 ）
POL
P4.2 （ ALE ）
P4.3 （ PSEN ）
P2.7 （ A15 ）
P2.6 （ A14 ）
P2.5 （ A13 ）
P2.4 （ A12 ）
P2.3 （A11）
P2.2 （A10）
P2.1 （A9）
P2.0 （A8）
1.2
44引脚TQFP
P1.4
P1.3
P1.2
P1.1 （ T2 EX ）
P1.0 （T2）的
* NC
VCC
P0.0 （ AD0 ）
P0.1 （ AD1 ）
P0.2 （ AD2 ）
P0.3 （ AD3 ）
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
12
13
14
15
16
17
18
19
20
21
22
（ MOSI ）， P1.5
（ MISO ）， P1.6
（ SCK ） P1.7
RST
（RXD） P3.0
* NC
（TXD） P3.1
（ INT0 ） P3.2
（ INT1 ） P3.3
（ T0 ） P3.4
（T1）， P3.5
1
2
3
4
5
6
7
8
9
10
11
P0.4 （ AD4 ）
P0.5 （ AD5 ）
P0.6 （ AD6 ）
P0.7 （ AD7 ）
POL
* NC
P4.4 （ ALE ）
P4.5 （ PSEN ）
P2.7 （ A15 ）
P2.6 （ A14 ）
P2.5 （ A13 ）
2
AT89LP51 / 52 - 初步
3709C–MICRO–5/11
（ WR ）， P3.6
（ RD ）， P3.7
（ XTAL2 ） P4.7
（ XTAL1 ） P4.6
GND
* NC
（A8） P2.0
（A9） P2.1
（A10） P2.2
（A11） P2.3
（ A12 ） P2.4
AT89LP51 / 52 - 初步
1.3
44引脚PLCC
P1.4
P1.3
P1.2
P1.1 （ T2 EX ）
P1.0 （T2）的
* NC
VCC
P0.0 （ AD0 ）
P0.1 （ AD1 ）
P0.2 （ AD2 ）
P0.3 （ AD3 ）
1.4
44 - VQFN垫/ QFN / MLF
P1.4
P1.3
P1.2
P1.1/T2EX
P1.0/T2
* NC
VDD
P0.0/AD0
P0.1/AD1
P0.2/AD2
P0.3/AD3
MOSI/P1.5
MISO/P1.6
SCK/P1.7
RST
RXD/P3.0
* NC
TXD/P3.1
INT0/P3.2
INT1/P3.3
T0/P3.4
T1/P3.5
44
43
42
41
40
39
38
37
36
35
34
（ WR ）， P3.6
（ RD ）， P3.7
（ XTAL2 ） P4.7
（ XTAL1 ） P4.6
GND
* NC
（A8） P2.0
（A9） P2.1
（A10） P2.2
（A11） P2.3
（ A12 ） P2.4
18
19
20
21
22
23
24
25
26
27
28
（ MOSI ）， P1.5
（ MISO ）， P1.6
（ SCK ） P1.7
RST
（RXD） P3.0
* NC
（TXD） P3.1
（ INT0 ） P3.2
（ INT1 ） P3.3
（ T0 ） P3.4
（T1）， P3.5
7
8
9
10
11
12
13
14
15
16
17
6
5
4
3
2
1
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
P0.4 （ AD4 ）
P0.5 （ AD5 ）
P0.6 （ AD6 ）
P0.7 （ AD7 ）
POL
* NC
P4.4 （ ALE ）
P4.5 （ PSEN ）
P2.7 （ A15 ）
P2.6 （ A14 ）
P2.5 （ A13 ）
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
33
32
31
30
29
28
27
26
25
24
23
P0.4/AD4
P0.5/AD5
P0.6/AD6
P0.7/AD7
POL
* NC
P4.4/ALE
P4.5/PSEN
P2.7/A15
P2.6/A14
P2.5/A13
WR/P3.6
RD/P3.7
XTAL2/P4.7
XTAL1/P4.6
GND
* NC
A8/P2.0
A9/P2.1
A10/P2.2
A11/P2.3
A12/P2.4
注意：
底垫
应
焊接接地
3
3709C–MICRO–5/11
1.5
引脚说明
AT89LP51 / 52引脚说明
引脚数
PDIP
6
VQFN
1
符号
P1.5
TYPE
I / O
I / O
I / O
I / O
I / O
I / O
描述
P1.5:
I / O端口1
位
5.
MOSI ：
SPI
主机输出/从机而定。在UART
SPI
模式，该引脚为
an
输出。在在 -
系统
编程时，该引脚为
an
输入。
P1.6:
I / O端口1
位
6.
MISO ：
SPI
主输入/从机输出。在UART
SPI
模式，该引脚为
an
输入。在在 -
系统
编程时，该引脚为
an
输出。
P1.7:
I / O端口1
位
7.
SCK ：
SPI
时钟。在UART
SPI
模式，该引脚为
an
输出。在系统内
编程时，该引脚为
an
输入。
RST ：
外部复位输入（复位极性取决于POL引脚上。
SEE
“外部复位”
33页） 。
RST引脚可以输出
a
当内部看门狗复位脉冲
活跃的。
P3.0:
I / O端口3
位
0.
RxD端：
串行
端口接收器输入。
没有内部连接
P3.1:
I / O端口3
位
1.
的TxD ：
串行
港口变送器输出。
P3.2:
I / O端口3
位
2.
INT0 ：
外部中断0输入或定时器0门控输入。
P3.3:
I / O端口3
位
3.
INT1 ：
外部中断1输入或定时器1门输入
P3.4:
I / O端口3
位
4.
T1:
定时器/计数器0外部输入或输出。
P3.5:
I / O端口3
位
5.
T1:
定时器/计数器1外部输入或输出。
P3.6:
I / O端口3
位
6.
WR ：
外部存储器接口写
频闪
（低电平有效） 。
P3.7:
I / O端口3
位
7.
RD ：
外部存储器接口读
频闪
（低电平有效） 。
P4.7:
I / O端口4
位
7.
XTAL2 ：
从反向振荡器的输出
放大器。
它可能
被用作
端口引脚如果
内部RC振荡器或外部时钟
选择
时钟
源。
P4.6:
I / O端口4
位
6.
XTAL1 ：
输入反相振荡
放大器和
内部时钟发生电路。
它可能
被用作
端口引脚如果内部RC振荡器
选择
时钟
源。
地
没有内部连接
P2.0:
I / O端口2
位
0.
A8:
外部存储器接口地址
第8位。
P2.1:
I / O端口2
位
1.
A9:
外部存储器接口地址
位
9.
P2.2:
I / O端口2
位
2.
A10:
外部存储器接口地址
位
10.
表1-1 。
TQFP
1
PLCC
7
2
8
7
2
P1.6
3
9
8
3
P1.7
4
10
9
4
RST
I / O
5
6
7
8
9
10
11
12
13
14
15
16
10
5
6
P3.0
I / O
I
NC
11
12
13
14
7
8
9
10
P3.1
P3.2
P3.3
P3.4
I / O
O
I / O
I
I / O
I
I / O
I / O
I / O
I / O
I / O
O
I / O
O
I / O
O
11
17
15
1
P3.5
12
18
16
12
P3.6
13
19
17
13
P3.7
14
20
18
14
P4.7
15
21
19
15
P4.6
I / O
I
16
17
18
19
20
22
23
24
25
26
20
16
17
GND
I
NC
21
22
23
18
19
20
P2.0
P2.1
P2.1
I / O
O
I / O
O
I / O
O
4
AT89LP51 / 52 - 初步
3709C–MICRO–5/11
AT89LP51 / 52 - 初步
表1-1 。
TQFP
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
AT89LP51 / 52引脚说明
引脚数
PDIP
24
25
26
27
28
29
30
VQFN
21
22
23
24
25
26
27
28
31
32
33
34
35
36
37
38
39
40
29
30
31
32
33
34
35
36
37
38
39
1
2
3
4
5
40
41
42
43
44
P1.0
P1.1
P1.2
P1.3
P1.4
POL
P0.7
P0.6
P0.5
P0.4
P0.3
P0.2
P0.1
P0.0
VDD
符号
P2.3
P2.4
P2.5
P2.6
P2.7
P4.5
P4.4
TYPE
I / O
O
I / O
O
I / O
O
I / O
O
I / O
O
I / O
O
I / O
O
NC
I
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I
NC
I / O
I / O
I / O
I
I / O
I / O
I / O
描述
P2.3:
I / O端口2
位
3.
A11:
外部存储器接口地址
位
11.
P2.4:
I / O端口2
位
5.
A12:
外部存储器接口地址
位
12.
P2.5:
I / O端口2
位
5.
A13:
外部存储器接口地址
位
13.
P2.6:
I / O端口2
位
6.
A14:
外部存储器接口地址
位
14.
P2.7:
I / O端口2
位
7.
A15:
外部存储器接口地址
位
15.
P4.5:
I / O端口4
位
5.
PSEN ：
外部存储器接口程序
商店
使能（低电平有效） 。
P4.4:
I / O端口4
位
4.
ALE ：
外部存储器接口地址锁存使能。
没有内部连接
POL ：
复位极性（见
第33页上的“外部复位” ）
P0.7:
I / O端口0
位
7.
AD7 ：
外部存储器接口地址/数据
位
7.
P0.6:
I / O端口0
位
6.
AD6 ：
外部存储器接口地址/数据
位
6.
P0.5:
I / O端口0
位
5.
AD5 ：
外部存储器接口地址/数据
位
5.
P0.4:
I / O端口0
位
4.
AD4 ：
外部存储器接口地址/数据
位
4.
P0.3:
I / O端口0
位
3.
AD3 ：
外部存储器接口地址/数据
位
3.
P0.2:
I / O端口0
位
2.
AD2 ：
外部存储器接口地址/数据
位
2.
P0.1:
I / O端口0
位
1.
AD1 ：
外部存储器接口地址/数据
位
1.
P0.0:
I / O端口0
位
0.
AD0 ：
外部存储器接口地址/数据
位
0.
供应
电压
没有内部连接
P1.0:
I / O端口1
位
0.
T2:
定时器2外部输入或时钟输出。
P1.1:
I / O端口1
位
1.
T2EX ：
定时器2外部捕获/重载输入。
P1.2:
I / O端口1
位
2.
P1.3:
I / O端口1
位
3.
P1.4:
I / O端口1
位
4.
PLCC
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
1
2
3
4
5
6
5
3709C–MICRO–5/11
特点
8位微控制器兼容产品8051
增强型8051架构
- 每字节单时钟周期取
- 每个机器周期的兼容模式12个时钟
- 高达20 MIPS的吞吐量，在20 MHz的时钟频率
- 全静态操作： 0 Hz至20 MHz的
- 片上2周期硬件乘法器
- 256 ×8的内部RAM
- 外部数据/程序存储器接口
- 双数据指针
- 4级中断优先级
非易失性程序和数据存储器
- 4K /在系统可编程（ ISP）的8K字节闪存程序存储器
- 256字节闪存数据存储器
- 256字节的用户签名数组
耐力：10,000写/擦除周期
- 程序下载串行接口
- 64字节快速页面编程模式
- 三级程序存储器锁定为软件安全
- 在应用编程程序存储器
外设特性
- 3个16位定时器/计数器，时钟输出模式
增强型UART。
- 自动地址识别
- 帧错误检测
SPI和TWI仿真模式
- 可编程看门狗定时器软件复位和预分频器
单片机特性
- 掉电检测和上电复位与掉电标志
- 可选择极性外部复位引脚
- 低功耗空闲和掉电模式
- 恢复中断从掉电模式
- 内部1.8432 MHz的辅助振荡器
I / O和封装
- 多达36可编程I / O线
- 绿色（无铅/无卤化物）的软件包
- 40引脚PDIP
44引脚TQFP / PLCC
44 - VQFN垫/ MLF
- 可配置端口模式（每8位端口）
准双向口（ 8051款）
仅为输入（三态）
推挽输出CMOS
开漏
工作条件
- 2.4V至5.5V V
CC
电压范围
- -40 ° C至85°C温度范围
- 0到20 MHz @ 2.4V - 5.5V
- 0到25MHz @ 4.5V - 5.5V
8-bit
微控制器
8K字节
在系统
可编程
FL灰
AT89LP51
AT89LP52
初步
3709B–MICRO–12/10
1.引脚配置
1.1
40引脚PDIP
（ T2）， P1.0
（ T2 EX ） P1.1
P1.2
P1.3
P1.4
（ MOSI ）， P1.5
（ MISO ）， P1.6
（ SCK ） P1.7
RST
（RXD） P3.0
（TXD） P3.1
（ INT0 ） P3.2
（ INT1 ） P3.3
（ T0 ） P3.4
（T1）， P3.5
（ WR ）， P3.6
（ RD ）， P3.7
（ XTAL2 ） P4.1
（ XTAL1 ） P4.0
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
VCC
P0.0 （ AD0 ）
P0.1 （ AD1 ）
P0.2 （ AD2 ）
P0.3 （ AD3 ）
P0.4 （ AD4 ）
P0.5 （ AD5 ）
P0.6 （ AD6 ）
P0.7 （ AD7 ）
POL
P4.2 （ ALE ）
P4.3 （ PSEN ）
P2.7 （ A15 ）
P2.6 （ A14 ）
P2.5 （ A13 ）
P2.4 （ A12 ）
P2.3 （A11）
P2.2 （A10）
P2.1 （A9）
P2.0 （A8）
1.2
44引脚TQFP
P1.4
P1.3
P1.2
P1.1 （ T2 EX ）
P1.0 （T2）的
* NC
VCC
P0.0 （ AD0 ）
P0.1 （ AD1 ）
P0.2 （ AD2 ）
P0.3 （ AD3 ）
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
12
13
14
15
16
17
18
19
20
21
22
（ MOSI ）， P1.5
（ MISO ）， P1.6
（ SCK ） P1.7
RST
（RXD） P3.0
* NC
（TXD） P3.1
（ INT0 ） P3.2
（ INT1 ） P3.3
（ T0 ） P3.4
（T1）， P3.5
1
2
3
4
5
6
7
8
9
10
11
P0.4 （ AD4 ）
P0.5 （ AD5 ）
P0.6 （ AD6 ）
P0.7 （ AD7 ）
POL
* NC
P4.4 （ ALE ）
P4.5 （ PSEN ）
P2.7 （ A15 ）
P2.6 （ A14 ）
P2.5 （ A13 ）
2
AT89LP51 / 52 - 初步
3709B–MICRO–12/10
（ WR ）， P3.6
（ RD ）， P3.7
（ XTAL2 ） P4.7
（ XTAL1 ） P4.6
GND
* NC
（A8） P2.0
（A9） P2.1
（A10） P2.2
（A11） P2.3
（ A12 ） P2.4
AT89LP51 / 52 - 初步
1.3
44引脚PLCC
P1.4
P1.3
P1.2
P1.1 （ T2 EX ）
P1.0 （T2）的
* NC
VCC
P0.0 （ AD0 ）
P0.1 （ AD1 ）
P0.2 （ AD2 ）
P0.3 （ AD3 ）
1.4
44 - VQFN垫/ QFN / MLF
P1.4
P1.3
P1.2
P1.1/T2EX
P1.0/T2
* NC
VDD
P0.0/AD0
P0.1/AD1
P0.2/AD2
P0.3/AD3
MOSI/P1.5
MISO/P1.6
SCK/P1.7
RST
RXD/P3.0
* NC
TXD/P3.1
INT0/P3.2
INT1/P3.3
T0/P3.4
T1/P3.5
44
43
42
41
40
39
38
37
36
35
34
（ WR ）， P3.6
（ RD ）， P3.7
（ XTAL2 ） P4.7
（ XTAL1 ） P4.6
GND
* NC
（A8） P2.0
（A9） P2.1
（A10） P2.2
（A11） P2.3
（ A12 ） P2.4
18
19
20
21
22
23
24
25
26
27
28
（ MOSI ）， P1.5
（ MISO ）， P1.6
（ SCK ） P1.7
RST
（RXD） P3.0
* NC
（TXD） P3.1
（ INT0 ） P3.2
（ INT1 ） P3.3
（ T0 ） P3.4
（T1）， P3.5
7
8
9
10
11
12
13
14
15
16
17
6
5
4
3
2
1
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
P0.4 （ AD4 ）
P0.5 （ AD5 ）
P0.6 （ AD6 ）
P0.7 （ AD7 ）
POL
* NC
P4.4 （ ALE ）
P4.5 （ PSEN ）
P2.7 （ A15 ）
P2.6 （ A14 ）
P2.5 （ A13 ）
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
33
32
31
30
29
28
27
26
25
24
23
P0.4/AD4
P0.5/AD5
P0.6/AD6
P0.7/AD7
POL
* NC
P4.4/ALE
P4.5/PSEN
P2.7/A15
P2.6/A14
P2.5/A13
WR/P3.6
RD/P3.7
XTAL2/P4.7
XTAL1/P4.6
GND
* NC
A8/P2.0
A9/P2.1
A10/P2.2
A11/P2.3
A12/P2.4
注意：
底垫
应
焊接接地
3
3709B–MICRO–12/10
1.5
引脚说明
AT89LP51 / 52引脚说明
引脚数
PDIP
6
VQFN
1
符号
P1.5
TYPE
I / O
I / O
I / O
I / O
I / O
I / O
描述
P1.5:
I / O端口1
位
5.
MOSI ：
SPI
主机输出/从机而定。在UART
SPI
模式，该引脚为
an
输出。在在 -
系统
编程时，该引脚为
an
输入。
P1.6:
I / O端口1
位
6.
MISO ：
SPI
主输入/从机输出。在UART
SPI
模式，该引脚为
an
输入。在在 -
系统
编程时，该引脚为
an
输出。
P1.7:
I / O端口1
位
7.
SCK ：
SPI
时钟。在UART
SPI
模式，该引脚为
an
输出。在系统内
编程时，该引脚为
an
输入。
RST ：
外部复位输入（复位极性取决于POL引脚上。
SEE
“外部复位”
32页） 。
RST引脚可以输出
a
当内部看门狗复位脉冲
活跃的。
P3.0:
I / O端口3
位
0.
RxD端：
串行
端口接收器输入。
没有内部连接
P3.1:
I / O端口3
位
1.
的TxD ：
串行
港口变送器输出。
P3.2:
I / O端口3
位
2.
INT0 ：
外部中断0输入或定时器0门控输入。
P3.3:
I / O端口3
位
3.
INT1 ：
外部中断1输入或定时器1门输入
P3.4:
I / O端口3
位
4.
T1:
定时器/计数器0外部输入或输出。
P3.5:
I / O端口3
位
5.
T1:
定时器/计数器1外部输入或输出。
P3.6:
I / O端口3
位
6.
WR ：
外部存储器接口写
频闪
（低电平有效） 。
P3.7:
I / O端口3
位
7.
RD ：
外部存储器接口读
频闪
（低电平有效） 。
P4.7:
I / O端口4
位
7.
XTAL2 ：
从反向振荡器的输出
放大器。
它可能
被用作
端口引脚如果
内部RC振荡器或外部时钟
选择
时钟
源。
P4.6:
I / O端口4
位
6.
XTAL1 ：
输入反相振荡
放大器和
内部时钟发生电路。
它可能
被用作
端口引脚如果内部RC振荡器
选择
时钟
源。
地
没有内部连接
P2.0:
I / O端口2
位
0.
A8:
外部存储器接口地址
第8位。
P2.1:
I / O端口2
位
1.
A9:
外部存储器接口地址
位
9.
P2.2:
I / O端口2
位
2.
A10:
外部存储器接口地址
位
10.
表1-1 。
TQFP
1
PLCC
7
2
8
7
2
P1.6
3
9
8
3
P1.7
4
10
9
4
RST
I / O
5
6
7
8
9
10
11
12
13
14
15
16
10
5
6
P3.0
I / O
I
NC
11
12
13
14
7
8
9
10
P3.1
P3.2
P3.3
P3.4
I / O
O
I / O
I
I / O
I
I / O
I / O
I / O
I / O
I / O
O
I / O
O
I / O
O
11
17
15
1
P3.5
12
18
16
12
P3.6
13
19
17
13
P3.7
14
20
18
14
P4.7
15
21
19
15
P4.6
I / O
I
16
17
18
19
20
22
23
24
25
26
20
16
17
GND
I
NC
21
22
23
18
19
20
P2.0
P2.1
P2.1
I / O
O
I / O
O
I / O
O
4
AT89LP51 / 52 - 初步
3709B–MICRO–12/10
AT89LP51 / 52 - 初步
表1-1 。
TQFP
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
AT89LP51 / 52引脚说明
引脚数
PDIP
24
25
26
27
28
29
30
VQFN
21
22
23
24
25
26
27
28
31
32
33
34
35
36
37
38
39
40
29
30
31
32
33
34
35
36
37
38
39
1
2
3
4
5
40
41
42
43
44
P1.0
P1.1
P1.2
P1.3
P1.4
POL
P0.7
P0.6
P0.5
P0.4
P0.3
P0.2
P0.1
P0.0
VDD
符号
P2.3
P2.4
P2.5
P2.6
P2.7
P4.5
P4.4
TYPE
I / O
O
I / O
O
I / O
O
I / O
O
I / O
O
I / O
O
I / O
O
NC
I
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I
NC
I / O
I / O
I / O
I
I / O
I / O
I / O
描述
P2.3:
I / O端口2
位
3.
A11:
外部存储器接口地址
位
11.
P2.4:
I / O端口2
位
5.
A12:
外部存储器接口地址
位
12.
P2.5:
I / O端口2
位
5.
A13:
外部存储器接口地址
位
13.
P2.6:
I / O端口2
位
6.
A14:
外部存储器接口地址
位
14.
P2.7:
I / O端口2
位
7.
A15:
外部存储器接口地址
位
15.
P4.5:
I / O端口4
位
5.
PSEN ：
外部存储器接口程序
商店
使能（低电平有效） 。
P4.4:
I / O端口4
位
4.
ALE ：
外部存储器接口地址锁存使能。
没有内部连接
POL ：
复位极性（见
第32页上的“外部复位” ）
P0.7:
I / O端口0
位
7.
AD7 ：
外部存储器接口地址/数据
位
7.
P0.6:
I / O端口0
位
6.
AD6 ：
外部存储器接口地址/数据
位
6.
P0.5:
I / O端口0
位
5.
AD5 ：
外部存储器接口地址/数据
位
5.
P0.4:
I / O端口0
位
4.
AD4 ：
外部存储器接口地址/数据
位
4.
P0.3:
I / O端口0
位
3.
AD3 ：
外部存储器接口地址/数据
位
3.
P0.2:
I / O端口0
位
2.
AD2 ：
外部存储器接口地址/数据
位
2.
P0.1:
I / O端口0
位
1.
AD1 ：
外部存储器接口地址/数据
位
1.
P0.0:
I / O端口0
位
0.
AD0 ：
外部存储器接口地址/数据
位
0.
供应
电压
没有内部连接
P1.0:
I / O端口1
位
0.
T2:
定时器2外部输入或时钟输出。
P1.1:
I / O端口1
位
1.
T2EX ：
定时器2外部捕获/重载输入。
P1.2:
I / O端口1
位
2.
P1.3:
I / O端口1
位
3.
P1.4:
I / O端口1
位
4.
PLCC
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
1
2
3
4
5
6
5
3709B–MICRO–12/10
查看更多AT89LP51PDF信息
推荐型号
ATF1504ASL-20QC100
AS7C33512PFD36A-166TQCN
ASMC-PHB9-TV805
ATT3030-100M84I
AAT3562IGY-330-T1
Am29F800BB-150EEB
AGX-10
AP/W/S
AM29LV640ML112
AM29BDD160GB67APBE
AM29LV400BT70
AD8544ARZ-REEL
AM27LS01LC
AZ944-1AH-24DE
AT38LV256-12RC
AK591024
AM29LV116DT-70EI
AK5916384D
AP3000C-11
ADD5205ACPZ-RL
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    深圳市壹芯创科技有限公司
    QQ： 点击这里给我发消息 QQ：2880707522 复制 点击这里给我发消息 QQ：2369405325 复制

    电话：0755-82780082
    联系人：杨小姐
    地址：深圳市福田区振兴路156号上步工业区405栋3层

    AT89LP51
    -
    -
    -
    -
    终端采购配单精选

更多配单专家
查询更多AT89LP51供应信息
深圳市碧威特网络技术有限公司
 复制成功！