特点
80C51核心架构
256字节的片内RAM
片上XRAM 1K字节
片上Flash存储器的32K字节
- 数据保存： 10年85°
C
擦除/写周期： 100K
引导代码段具有独立锁定位
片上闪存的引导程序2K字节
在系统编程通过片上引导程序（ CAN ， UART）和IAP功能
片上EEPROM 2K字节
擦除/写周期： 100K
14 -源4级中断
3个16位定时器/计数器
全双工UART兼容80C51
最大晶体频率40兆赫，在X2模式下， 20兆赫（ CPU内核， 20兆赫）
五个端口： 32 + 2数字I / O线
五通道的16位PCA有：
- 脉宽调制（8位）
- 高速输出
- 定时器和边缘捕捉
双数据指针
21位看门狗定时器（ 7个可编程位）
10位分辨率模数转换器（ ADC），带有8多路输入
全CAN控制器：
- 完全符合CAN Rev2.0A和2.0B
- 传播管理优化结构（通过SFR ）
- 15个独立的消息对象：
每个报文对象编程的发送或接收
个人标签和过滤面罩高达29位的标识符/通道
8个字节的循环数据寄存器（ FIFO ） /报文对象
16位状态和控制寄存器/报文对象
16位时间标记注册/消息对象
CAN规范2.0部分A或2.0 B部分为可编程的每个消息
对象
获取消息对象控制和数据寄存器通过SFR
可编程接收缓冲区长度可达15消息对象
命中接待对多个消息的优先级管理的对象
同一时间（基本CAN功能）
用于传输优先级管理
消息对象溢出中断
支持：
时间触发通信
自动波特率和聆听模式
可编程自动回复模式
- 1 - Mbit / s的最大传输频率为8 MHz速率
(1)
晶体频率在X2模式
- 可读的错误计数器
- 可编程链接到片上定时器的时间标记和网络
同步
- 独立的波特率预分频器
- 数据显示，远程，错误和过载帧处理
片上仿真逻辑（增强型钩系统）
节电模式：
空闲模式
掉电模式
增强型8位
微控制器
与CAN
控制器
FL灰内存
T89C51CC01
AT89C51CC01
1.
在BRP = 1采样点进行固定。
牧师4129N -CAN - 3月8日
1
电源： 3V到5.5V
温度范围：工业级（-40°至+ 85°C ）
包： VQFP44 ， PLCC44
描述
该T89C51CC01是加那利的第一个成员
TM
系列8位微控制器
专用于CAN网络应用。
在X2方式20MHz的最大外部时钟速率达到300毫微秒的周期时间。
除了完整的CAN控制器T89C51CC01提供闪存32K字节
包括在系统编程（ ISP ） ， 2K字节引导闪存， 2K字节
EEPROM和1.2 KB的RAM 。
特别注意的是对电磁发射的还原
T89C51CC01.
框图
RXDC
可以
调节器
T2EX
RXD
TXD
VCC
VSS
PCA
ECI
T2
TXDC
XTAL1
XTAL2
ALE
PSEN
中央处理器
UART
内存
256x8
C51
CORE
闪存启动
EE
32kx装载机PROM
8
2kx8 2kx8
XRAM
1kx8
PCA
定时器2
IB总线
EA
RD
WR
定时器0
定时器1
INT
CTRL
并行I / O端口和外部。总线观看
狗
端口0端口1端口2端口3端口4
10位
ADC
P1(1)
RESET
INT0
INT1
P4(2)
P2
T0
T1
P0
P3
注意事项：
1. 8个模拟输入/ 8数字I / O
2. 2位I / O端口
2
A/T89C51CC01
4129N–CAN–03/08
VAGND
VAVCC
VAREF
A/T89C51CC01
引脚配置
P1.3/AN3/CEX0
P1.2/AN2/ECI
P1.1/AN1/T2EX
P1.0 / AN 0 / T2
VAREF
VAGND
RESET
VSS
VCC
XTAL1
XTAL2
P1.4/AN4/CEX1
P1.5/AN5/CEX2
P1.6/AN6/CEX3
P1.7/AN7/CEX4
EA
P3.0/RxD
P3.1/TxD
P3.2/INT0
P3.3/INT1
P3.4/T0
P3.5/T1
7
8
9
10
11
12
13
14
15
16
17
6
5
4
3
2
1
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
PLCC44
ALE
PSEN
P0.7/AD7
P0.6/AD6
P0.5/AD5
P0.4/AD4
P0.3/AD3
P0.2/AD2
P0.1/AD1
P0.0/AD0
P2.0/A8
44 43 42 41 40 39 38 37 36 35 34
P1.4/AN4/CEX1
P1.5/AN5/CEX2
P1.6/AN6/CEX3
P1.7/AN7/CEX4
EA
P3.0/RxD
P3.1/TxD
P3.2/INT0
P3.3/INT1
P3.4/T0
P3.5/T1
P1.3/AN3/CEX0
P1.2/AN2/ECI
P1.1/AN1/T2EX
P1.0 / AN 0 / T2
VAREF
VAGND
RESET
VSS
VCC
XTAL1
XTAL2
P3.6/WR
P3.7/RD
P4.0 / TXDC
P4.1/RxDC
P2.7/A15
P2.6/A14
P2.5/A13
P2.4/A12
P2.3/A11
P2.2/A10
P2.1/A9
18
19
20
21
22
23
24
25
26
27
28
1
2
3
4
5
6
7
8
9
10
11
33
32
31
30
29
28
27
26
25
24
23
VQFP44
ALE
PSEN
P0.7/AD7
P0.6/AD6
P0.5/AD5
P0.4 / AD4
P0.3 / AD3
P0.2 / AD2
P0.1 / AD1
P0.0 / AD0
P2.0/A8
12 13 14 15 16 17 18 19 20 21 22
P3.6/WR
P3.7/RD
P4.0/TxDC
P4.1/RxDC
P2.7/A15
P2.6/A14
P2.5/A13
P2.4/A12
P2.3/A11
P2.2/A10
P2.1/A9
3
4129N–CAN–03/08
I / O配置
每个端口SFR通过D型锁存器工作时，如示于图1的端口3和4。
CPU "write到latch"信号启动传输内部总线的数据到D型锁存器。一
CPU "read latch"信号传送锁存的Q输出到内部总线。同样，一个
"read pin"信号传输端口引脚的逻辑电平。一些端口的数据说明
激活"read latch"信号，而其他人激活"read pin"信号。锁存指令
系统蒸发散被称为读 - 修改 - 写指令。每个I / O线可能
独立编程为输入或输出。
端口1 ，端口3和端口4
图1显示了端口1和3 ，具有内部上拉电阻的结构。外部
源可以将该引脚拉低。每个端口引脚既可以用于通用配置
I / O或者其替代的输入输出功能。
要使用引脚的通用输出，设置或清除过氧化物酶的相应位注
存器（X = 1,3或4）。要使用引脚的通用输入，设置在寄存器Px位。
这将关闭输出FET驱动器。
要配置引脚的复用功能，设置在寄存器Px位。当闩锁
被设置，则"alternate输出function"信号控制所述输出电平（参见图1） 。该
端口的操作1， 3和4是在"quasi -双向端口操作中进一步讨论
tion"部分。
图1 。
端口1 ，端口3和端口4的结构
VCC
备用
产量
功能
国内
PULL - UP （ 1 ）
读
LATCH
国内
公共汽车
写
TO
LATCH
P1.x Q
P3.X
P4.X
LATCH
CL
P1.x
P3.x
P4.x
读
针
备用
输入
功能
注意：
在内部上拉时，可以模拟功能选择在P1被禁用。
端口0和端口2
端口0和2是用于一般用途的I / O或作为外部地址/数据总线。端口
为0，在图3中所示，不同于其他端口中不具有内部上拉。图3
显示端口2的外部源的结构，可以拉一个端口2引脚为低电平。
要使用引脚的通用输出，设置或清除过氧化物酶的相应位注
存器（X = 0或2）。要使用引脚的通用输入，设置位的寄存器Px为
关闭输出驱动FET 。
4
A/T89C51CC01
4129N–CAN–03/08
A/T89C51CC01
图2中。
P0口结构
地址低位/控制
数据
VDD
读
LATCH
1
(2)
P0.x （1）
D
Q
0
国内
公共汽车
写
TO
LATCH
P0.X
LATCH
读
针
注意事项：
1.端口0是从用作通用I / O端口排除因为使用时
地址/数据总线驱动程序。
2.端口0内部强上拉或协助逻辑1输出，只读存储器总线周期。
除了这些总线周期，上拉FET关闭时， P0口输出为开漏。
网络连接gure 3 。
端口2结构
地址高/控制
VDD
国内
PULL - UP （ 2 ）
读
LATCH
1
P2.x （1）
D
Q
0
国内
公共汽车
写
TO
LATCH
P2.X
LATCH
读
针
注意事项：
1.端口2从用作通用I / O端口时，作为地址/数据总线排除
驱动程序。
2.端口2的内部强上拉FET （ P1图）协助逻辑1输出
存储器总线周期。
当P0口和P2口用于外部存储器的周期，内部控制信号
切换从锁存输出到内部地址/数据线上的输出驱动器输入。
读 - 修改 - 写
说明
某些指令读取锁存数据，而不是销的数据。在基于锁存指令
系统蒸发散读取数据，修改数据，然后重新写入锁存器。这些被称为"Read-
修改 - Write"说明。下面是这些特殊指令的完整列表（见
表） 。当目的操作数是一个端口或端口位，这说明，请参阅
锁存器而不是针：
5
4129N–CAN–03/08
特点
80C51核心架构
256字节的片内RAM
片上XRAM 1K字节
片上Flash存储器的32K字节
- 数据保存： 10年85°C
擦除/写周期： 100K
引导代码段具有独立锁定位
片上闪存的引导程序2K字节
在系统编程通过片上引导程序（ CAN ， UART）和IAP功能
片上EEPROM 2K字节
擦除/写周期： 100K
14 -源4级中断
3个16位定时器/计数器
全双工UART兼容80C51
最大晶体频率40兆赫，在X2模式下， 20兆赫（ CPU内核， 20兆赫）
五个端口： 32 + 2数字I / O线
五通道的16位PCA有：
- 脉宽调制（8位）
- 高速输出
- 定时器和边缘捕捉
双数据指针
21位看门狗定时器（ 7个可编程位）
10位分辨率模数转换器（ ADC），带有8多路输入
全CAN控制器：
- 完全符合CAN Rev2.0A和2.0B
- 传播管理优化结构（通过SFR ）
- 15个独立的消息对象：
每个报文对象编程的发送或接收
个人标签和过滤面罩高达29位的标识符/通道
8个字节的循环数据寄存器（ FIFO ） /报文对象
16位状态和控制寄存器/报文对象
16位时间标记注册/消息对象
CAN规范2.0部分A或2.0 B部分为可编程的每个消息
对象
获取消息对象控制和数据寄存器通过SFR
可编程接收缓冲区长度可达15消息对象
命中接待对多个消息的优先级管理的对象
同一时间（基本CAN功能）
用于传输优先级管理
消息对象溢出中断
支持：
时间触发通信
自动波特率和聆听模式
可编程自动回复模式
- 1 - Mbit / s的最大传输频率为8 MHz速率
(1)
晶体频率在X2模式
- 可读的错误计数器
- 可编程链接到片上定时器的时间标记和网络
同步
- 独立的波特率预分频器
- 数据显示，远程，错误和过载帧处理
片上仿真逻辑（增强型钩系统）
节电模式：
空闲模式
掉电模式
增强型8位
微控制器
与CAN
控制器
FL灰内存
T89C51CC01
AT89C51CC01
1.
在BRP = 1采样点进行固定。
牧师4129L -CAN - 8月5日
1
电源： 3V到5.5V
温度范围：工业级（-40°至+ 85°C ）
包： VQFP44 ， PLCC44 ， CA- BGA64
描述
该T89C51CC01是加那利的第一个成员
TM
系列8位微控制器
专用于CAN网络应用。
在X2方式20MHz的最大外部时钟速率达到300毫微秒的周期时间。
除了完整的CAN控制器T89C51CC01提供闪存32K字节
包括在系统编程（ ISP ） ， 2K字节引导闪存， 2K字节
EEPROM和1.2 KB的RAM 。
特别注意的是对电磁发射的还原
T89C51CC01.
框图
RXDC
T2EX
RXD
TXD
VCC
VSS
PCA
ECI
T2
TXDC
XTAL1
XTAL2
ALE
PSEN
中央处理器
EA
RD
WR
定时器0
定时器1
INT
CTRL
并行I / O端口和外部。总线观看
狗
端口0端口1端口2端口3端口4
10位
ADC
UART
内存
256x8
C51
CORE
闪存启动
EE
32kx装载机PROM
8
2kx8 2kx8
XRAM
1kx8
PCA
定时器2
可以
调节器
IB总线
P1(1)
RESET
INT0
INT1
P4(2)
P2
T0
T1
P0
P3
注意事项：
1. 8个模拟输入/ 8数字I / O
2. 2位I / O端口
2
A/T89C51CC01
4129L–CAN–08/05
VAGND
VAVCC
VAREF
A/T89C51CC01
引脚配置
P1.3/AN3/CEX0
P1.2/AN2/ECI
P1.1/AN1/T2EX
P1.0 / AN 0 / T2
VAREF
VAGND
RESET
VSS
VCC
XTAL1
XTAL2
P1.4/AN4/CEX1
P1.5/AN5/CEX2
P1.6/AN6/CEX3
P1.7/AN7/CEX4
EA
P3.0/RxD
P3.1/TxD
P3.2/INT0
P3.3/INT1
P3.4/T0
P3.5/T1
7
8
9
10
11
12
13
14
15
16
17
6
5
4
3
2
1
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
PLCC44
ALE
PSEN
P0.7/AD7
P0.6/AD6
P0.5/AD5
P0.4/AD4
P0.3/AD3
P0.2/AD2
P0.1/AD1
P0.0/AD0
P2.0/A8
44 43 42 41 40 39 38 37 36 35 34
P1.3/AN3/CEX0
P1.2/AN2/ECI
P1.1/AN1/T2EX
P1.0 / AN 0 / T2
VAREF
VAGND
RESET
VSS
VCC
XTAL1
XTAL2
P3.6/WR
P3.7/RD
P4.0 / TXDC
P4.1/RxDC
P2.7/A15
P2.6/A14
P2.5/A13
P2.4/A12
P2.3/A11
P2.2/A10
P2.1/A9
18
19
20
21
22
23
24
25
26
27
28
P1.4/AN4/CEX1
P1.5/AN5/CEX2
P1.6/AN6/CEX3
P1.7/AN7/CEX4
EA
P3.0/RxD
P3.1/TxD
P3.2/INT0
P3.3/INT1
P3.4/T0
P3.5/T1
1
2
3
4
5
6
7
8
9
10
11
33
32
31
30
29
28
27
26
25
24
23
VQFP44
ALE
PSEN
P0.7/AD7
P0.6/AD6
P0.5/AD5
P0.4 / AD4
P0.3 / AD3
P0.2 / AD2
P0.1 / AD1
P0.0 / AD0
P2.0/A8
12 13 14 15 16 17 18 19 20 21 22
P3.6/WR
P3.7/RD
P4.0/TxDC
P4.1/RxDC
P2.7/A15
P2.6/A14
P2.5/A13
P2.4/A12
P2.3/A11
P2.2/A10
P2.1/A9
3
4129L–CAN–08/05
A/T89C51CC01
表1中。
引脚说明
引脚名称
VSS
VCC
VAREF
VAGND
P0.0:7
I / O
TYPE
GND
描述
电路接地
电源电压
参考电压模数转换器（输入）
参考接地ADC （内部连接到VSS ）
端口0 ：
是一个8位漏极开路双向I / O口。端口0有1的写入到其中的漂浮，并且在这种状态下，可作为
高阻抗输入。端口0也是在外部程序访问多路复用低位地址和数据总线
和数据存储器。在这种应用中，它使用强大的内部上拉电阻产生1级的时候。
P0口还输出在程序验证的代码字节。在程序的验证，需要外部上拉电阻。
端口1 ：
是一个8位双向I / O和内部上拉电阻的端口。端口1引脚可用于数字输入/输出或模拟输入
该模拟数字转换器（ADC ） 。 P1口具有1的写入它们的拉高由内部上拉晶体管
并且可被用作在该状态下输入。作为输入使用时，端口1引脚被拉低的外部将电流源
(I
IL
，看到因为内部上拉第"Electrical Characteristic" ） 。端口1引脚分配于用作模拟
通过ADCCF寄存器输入（在这种情况下，内部上拉电阻断开连接） 。
作为辅助的数码功能，端口1包含定时器2外部触发和时钟输入; PCA的外部时钟输入和
在PCA模块I / O 。
P1.0/AN0/T2
模拟输入通道0 ，
外部时钟输入的定时/计数器。
P1.1/AN1/T2EX
模拟输入通道1 ，
触发器输入的定时/计数器。
P1.2/AN2/ECI
模拟输入信道2 ，
PCA的外部时钟输入。
P1.3/AN3/CEX0
模拟输入信道3，
PCA模块0的输入输入/ PWM输出。
P1.4/AN4/CEX1
模拟输入通道4 ，
PCA模块1输入的输入/ PWM输出。
P1.5/AN5/CEX2
模拟输入通道5 ，
PCA模块2输入的输入/ PWM输出。
P1.6/AN6/CEX3
模拟输入通道6 ，
PCA模块3项输入/ PWM输出。
P1.7/AN7/CEX4
模拟输入通道7 ，
PCA模块4项OT输入/ PWM输出。
端口1接收期间EPROM编程和程序验证的低位地址字节。
它可以驱动CMOS输入，无需外部上拉电阻。
P2.0:7
I / O
端口2 ：
是一个8位双向I / O和内部上拉电阻的端口。 P2口具有1的写入它们的拉高由内部
上拉和可被用作在该状态下输入。作为输入，端口2引脚被拉低的外部将之源
电流（I
IL
，看到因为内部上拉第"Electrical Characteristic" ） 。端口2发出的高位地址字节
期间外部程序存储器和过程中使用16位地址外部数据存储器访问访问
（ MOVX @ DPTR ） 。在这种应用中，它使用强大的内部上拉电阻产生1级的时候。在对外部数据的访问
使用8位地址（ MOVX @Ri ）存储器，端口2发送的P2特殊功能寄存器的内容。
它也接收在程序验证的高阶地址和控制信号。
它可以驱动CMOS输入，无需外部上拉电阻。
P1.0:7
I / O
5
4129L–CAN–08/05
QQ：2880707522 复制
