特点
一个家庭的9设备与用户的记忆，从1千位到256千位的
2 - Kbit的（ 256字节） EEPROM用户内存
- 四个64字节（ 512位）区
- 自定时写周期
- 单字节或16字节页写模式
- 为每个区域可编程访问权限
2 - Kbit的配置区
- 37字节的OTP区域的用户定义码
- 用户自定义密钥和密码160字节区
高安全性特点
- 64位的相互认证协议（下ELVA的许可）
- 加密校验
- 流加密
- 验证和加密四个关键套装
- 八件套的两个24位密码
- 抗撕拉功能
- 电压和频率监视器
智能卡功能
- ISO 7816 A类（ 5V ）或B类（ 3V ）操作
- ISO 7816-3异步T = 0协议（ Gemplus公司
专利）
- 多个区域，重点设置和密码的多应用程序中使用
- 为更快的设备初始化同步2线串行接口
- 可编程的8个字节的应答到复位寄存器
- ISO 7816-2标准模块
嵌入式应用特点
- 低工作电压： 2.7V至5.5V
- 安全的非易失性存储的敏感的系统或用户信息
2线串行接口
- 对于运行速度快1.0 MHz的兼容性
- 标准8引脚塑料封装
- 相同的引脚作为2线串行EEPROM
高可靠性
- 耐力： 100,000次
- 数据保存：10年
- ESD保护： 4,000V分钟
CryptoMemory
2千位
AT88SC0204C
摘要
表1中。
引脚配置
PAD
VCC
GND
SCL / CLK
SDA / IO
RST
描述
电源电压
地
串行时钟输入
串行数据输入/输出
复位输入
ISO模块联系
C1
C5
C3
C7
C2
标准封装引脚
8
4
6
5
NC
图1 。
封装选项
智能卡模块
VCC=C1
RST=C2
SCL/CLK=C3
NC=C4
C5=GND
C6=NC
C7=SDA/IO
C8=NC
8引脚SOIC ， PDIP
NC
NC
NC
GND
1
2
3
4
8
7
6
5
VCC
NC
SCL
SDA
牧师2022HS - SMEM - 4月7日
注：这是一个总结性文件。一个完整的文档
保密协议下提供。欲了解更多信息，请联系您
当地爱特梅尔销售办事处。
1
描述
该CryptoMemory的AT88SC0204C成员
家庭是一个高性能的安全
内存提供2千位用户存储器具有先进的安全性和加密
功能内置的用户存储器被划分成4个64字节的区域，其中每一个可
分别设置不同的安全访问权限或有效地结合在一起
为14的数据文件提供空间。
在AT88SC0204C提供高安全性，成本低，并且易于实现与 -
出了需要有一个微处理器的操作系统。嵌入式加密
引擎提供了用于在设备之间的动态的和对称的相互认证
和主机，以及在执行流加密所有数据和密码
在设备和主机之间进行交换。多达四个唯一的密钥集合可被用于
这些操作。该AT88SC0204C提供几乎任何沟通的能力
使用异步T = 0协议（ Gemplus公司的专利）中所定义的智能卡读卡器
ISO 7816-3 。
通过动态的和对称的双向认证，数据加密，以及使用
加密校验和，在AT88SC0204C提供存储敏感安全的地方
在一个系统内略去信息。凭借其篡改检测电路，该信息
即使受到攻击仍然是安全的。在1.0兆赫运行的2线串行接口用于
多达15个设备快速和高效的通信可能是单独
解决。该AT88SC0204C是符合行业标准的8引脚封装
同样熟悉的引脚作为2线串行EEPROM 。
图2中。
框图
智能卡应用
嵌入式应用
VCC
GND
动力
管理
认证，
加密和
认证单位
随机
发电机
同步
接口
SCL / CLK
SDA / IO
RST
异步
ISO接口
复位模块
数据传输
密码
验证
复位应答
EEPROM
引脚说明
电源电压（V
CC
)
时钟（ SCL / CLK ）
在V
CC
输入是2.7V到由主机提供的5.5V正电压。
在异步T = 0协议，在SCL / CLK输入用于提供所述设备
用载波频率
f.
1位的标称长度的余发射/ O被定义为一个
“基本时间单元” （ ETU）和等于372 /女。当同步协议是
使用时，SCL / CLK输入用于上升沿时钟数据到设备与负极
略去边缘时钟数据从设备中。
2
AT88SC0204C
2022HS–SMEM–04/07
AT88SC0204C
复位（ RST ）
该AT88SC0204C提供了ISO 7816-3标准的异步复位应答
序列。当复位序列被激活时，器件将输出数据亲
编程到64位的回答到复位寄存器。在RST输入的内部上拉
垫允许使用在同步模式中的设备，而无需粘接的RST 。该
AT88SC0204C不支持同步回答一复位序列。
SDA引脚是双向的串行数据传输。该引脚为开漏输出，
可以是有线与任何数量的其它漏极开路或开路集电极器件。一个外部
纳尔拉电阻应该连接的SDA和V之间
CC
。此值
电阻和电容的系统加载SDA总线将确定的上升时间
SDA 。本的上升时间会在读操作期间确定的最大频率。低
值的上拉电阻将允许更高的频率操作，同时绘制平均值高
年龄电源电流。 SDA / IO的信息适用于异步和
同步协议。
当同步协议的情况下，与SCL / CLK输入用于上升沿
时钟数据到设备并在时钟的下降沿数据移出器件。
表2中。
DC特性
适用在推荐工作范围从V
CC
= 2.7至5.5V ，T
AC
= -40
o
C至+ 85
o
℃（除非另有说明）
符号
V
CC
I
CC
I
CC
I
CC
I
CC
I
SB
V
IL
V
IL
V
IL
V
IH
V
IH
V
IH
I
IL
I
IL
I
IL
I
IH
I
IH
I
IH
V
OH
V
OL
I
OH
参数
电源电压
电源电流（V
CC
= 5.5V)
电源电流（V
CC
= 5.5V)
电源电流（V
CC
= 5.5V)
电源电流（V
CC
= 5.5V)
待机电流（V
CC
= 5.5V)
SDA / IO输入阈值低
(1)
SCL / CLK输入低阈值
(1)
RST输入低电平阈值
(1)
SDA / IO输入阈值高
(1)
SCL / CLK输入高门槛
(1)
RST输入高门槛
(1)
SDA / IO输入低电平电流
SCL / CLK输入低电流
RST输入低电平电流
SDA / IO输入高电流
SCL / CLK输入高电流
RST输入高电流
SDA / IO输出高电压
SDA / IO输出低电压
SDA / IO输出高电流
0℃， V
IL
＆ LT ; V
CC
x 0.15
0℃， V
IL
＆ LT ; V
CC
x 0.15
0℃， V
IL
＆ LT ; V
CC
x 0.15
V
CC
×0.7 < V
IH
＆ LT ; V
CC
V
CC
×0.7 < V
IH
＆ LT ; V
CC
V
CC
×0.7 < V
IH
＆ LT ; V
CC
20K欧姆的外部上拉
I
OL
= 1毫安
V
OH
V
CC
x 0.7
0
异步读取3.57MHz
异步写在3.57MHz
同步阅读在1MHz
同步写在1MHz
V
IN
= V
CC
或GND
0
0
0
V
CC
x 0.7
V
CC
x 0.7
V
CC
x 0.7
测试条件
民
2.7
典型值
最大
5.5
5
5
5
5
100
V
CC
x 0.2
V
CC
x 0.2
V
CC
x 0.2
V
CC
V
CC
V
CC
15
15
50
20
100
150
V
CC
V
CC
x 0.15
20
单位
V
mA
mA
mA
mA
uA
V
V
V
V
V
V
uA
uA
uA
uA
uA
uA
V
V
uA
串行数据（ SDA / IO ）
注：1， V
IL
分钟和V
IH
最大仅为参考，未经测试。
3
2022HS–SMEM–04/07
表3中。
AC特性
适用在推荐工作范围从V
CC
= 2.7至5.5V ，
T
AC
= -40
o
C至+ 85
o
C， CL = 30pF的（除非另有说明）
符号
f
CLK
f
CLK
f
CLK
t
R
t
F
t
R
t
F
t
AA
t
HD.STA
t
SU.STA
t
HD.DAT
t
SU.DAT
t
SU.STO
t
DH
t
WR
t
WR
参数
异步时钟频率（V
CC
范围： 4.5 - 5.5V ）
异步时钟频率（V
CC
范围： 2.7 - 3.3V ）
同步时钟频率
时钟占空比
上升时间 - I / O ， RST
下降时间 - I / O ， RST
上升时间 - CLK
下降时间 - CLK
时钟低到数据输出有效
开始保持时间
启动建立时间
数据保持时间
数据在建立时间
停止建立时间
数据输出保持时间
写周期时间（在25℃ ）
写周期时间
200
200
10
100
200
20
5
7
民
1
1
0
40
最大
5
4
1
60
1
1
9 ％×期限
9 ％×期限
35
单位
兆赫
兆赫
兆赫
%
uS
uS
uS
uS
nS
nS
nS
nS
nS
nS
nS
mS
mS
设备操作对于
同步
协议
时钟及数据传输：
SDA引脚通常拉高一个外部
最终设备。 SDA引脚上的数据可能会在SCL为低电平的时间段只能改变（见
图5第5页） 。在SCL为高电平期间数据变化将指示启动或停止
如下所定义的条件。
启动条件：
SDA与SCL为高至低过渡是一个开始状态
这必须先于任何其他的命令（参见图6第6页） 。
停止条件：
SDA与SCL高电平低到高的转变是一个停止条件。
经过一个读操作，停止命令会使EEPROM的备用电源
模式（参见图6第6页） 。
应答：
所有地址和数据字被串行传送，并从
EEPROM的8位字。该EEPROM发送零，以确认它有
收到每一个字。这发生在第九个时钟周期。
存储器复位：
在协议中，断电或系统复位，任何2-中断后
线材部分可以重新通过以下步骤：
1.时钟高达9次。
2.查找SDA高在每个时钟周期，而SCL为高电平。
3.创建一个启动条件。
4
AT88SC0204C
2022HS–SMEM–04/07
AT88SC0204C
网络连接gure 3 。
总线时序为2线通信
SCL ：串行时钟， SDA ：串行数据I / O
图4中。
写周期时序：
SCL ：串行时钟， SDA ：串行数据I / O
SCL
SDA
第8位
wordn
确认
t
WR
停止
条件
注意：
(1)
开始
条件
写周期时间t
WR
是指一个写序列的有效停止条件时
内部擦/写周期的结束。
图5中。
数据有效性
5
2022HS–SMEM–04/07
QQ：2880707522 复制
