【特点高速ADC系列配套芯片可选择的1：2或1：4多路分解器比功耗： 2.6W兼容LVDS差分数据和时】,IC型号AT84CS001VTP,AT84CS001VTP PDF资料,AT84CS001VTP经销商,ic,电子元器件-51电子网

特点

高速ADC系列配套芯片

可选择的1：2或1：4多路分解器比

功耗： 2.6W

兼容LVDS差分数据和时钟输入（ 100Ω终止）

兼容LVDS差分数据和数据就绪输出

交错或同步数据输出

– 11

位为端口A，B ， C和D时钟在交错模式

可选的有源边缘的输入和输出时钟：

- 只有瑞星： CLK和DR模式

- 上升和下降： CLK / 2和DR / 2模式

输入时钟路径延迟微调

- 外部数据的补偿和时钟路径错位与歪斜

- 一旦调谐，设置是有效的，完整的工作频率和在整个

特定网络版温度范围

其他11

位（例如：对于超出范围的位）

内置自测试（ BIST ）

独立可调延缓细胞

电源： V

CCD

= 3.3V （数字），V

PLUSD

= 2.5V （输出）

降低功耗模式： 1.1W

EBGA240套餐

10位1 ： 2/4

2.2 GHz的LVDS

多路分解器

AT84CS001

摘要

筛选

温度范围：

- -40°C <牛逼

; T

< 110 ° C（工业级）

应用

该多路分解器，用户可以处理来自快速模拟高速输出数据流

登录到数字转换器降低到标准FPGA的处理器速度。

描述

该AT84CS001是单片高速多路分解器，用于降低一个10位的数据

8比可：高达2.2 GSPS保证率可选择4或2的比例（ 1流

由交错2 DMUXes实现）。

该多路分解器是一个配套的芯片设计与所有爱特梅尔的高速完全适合

ADC和能够追踪ADC的输出采样率在所有工作的频

频率和温度范围。

由于它的LVDS缓冲器，这个多路分解器可以很容易地用标准的高介接

速度的FPGA （ 100Ω差分端接）。

该AT84CS001具有相同的足迹， Atmel的TS81102G0多路分解器，具有非常

类似的引脚排列。需要的最小重新设计的努力，使用这种低功耗的多路分解器。

应用笔记“更换Atmel的TS81102G0多路分解器与Atmel的AT84CS001

LVDS多路分解器“参考5413 ，可协助从TS81102G0迁移

到AT84CS001 。

5402AS–BDC–11/04

这是一个总结性文件。一个完整的文档不

此时可用。欲了解更多信息，请联系

当地爱特梅尔销售办事处。

描述

该AT84CS001是单片高速多路分解器（ DMUX ），使用高速

爱特梅尔技术。

它使得用户能够通过两个或一个因子，以降低为2.2 GSPS最大10位的数据流

4 。通过使用两个交错AT84CS001设备8比：可以得到1 。该MAX-

的最小输入数据速率为2.2 GSPS同时在1 ：2和1：4的比例。

该AT84CS001 DMUX能够处理11位数据流的。附加

第11位（IOR / IORN ）可以连接例如到超出范围的位10位的

ADC。

在输入和输出时钟，以及输入和输出数据是LVDS兼容。

数字输入100Ω差分端接在芯片上。数字输出缓冲区应

通过一个100Ω的差分负载ASIC终止。

该多路分解器的改进的体系结构有利于与高速ADC接口

工作在高达2.2 GSPS 。数据和时钟路径之间的延迟的无调

应该是必要的，因为数据和时钟路径的内部匹配在频

频率和规定的温度范围。

然而，在未对准的情况下或者在外部时钟路径和间歪斜

数据路径，精细延迟调整单元已经提供。调整可能会要求对利率

超过2千兆赫，其中数据偏斜现象更加敏感。这种可调延迟单元是

集成在串行的时钟输入。该延迟是由CLK-来控制

DACTRL模拟控制输入。该可调延时范围从-250 ps至250 ps的对

从V CLKDACTRL变化

CCD

/ 3 （2 ×V

CCD

)/3.

两种模式可以被选择用于在时钟输入（CLK和CLK / 2 ）和时钟输出

（ DR和DR / 2 ）：

CLK和DR模式：将输入的唯一的上升沿（CLK ， CLKN ）和输出（ DR，

DRN ）时钟处于激活状态。输入（或输出）时钟速率保持相同的

输入或输出的数据速率。

CLK / 2和DR / 2模式：将输入的上升沿和下降沿都（CLK ， CLKN ）

和输出（DR ， DRN ）的时钟是活动的。输入（或输出）的时钟速率的一半

输入或输出的数据速率。

交错：奇数和偶数位用半个周期的数据输出延时

同步：偶数和奇数位是在同一时间输出

数据输出可以在两种不同的模式的多路分解器的输出来接收：

该AT84CS001 DMUX由ASYNCRST控制输入，它作为一个主站开始

异步复位的装置。一旦重置了，不存在同步损失

在一个不确定的时间段，因此不需要额外的传入同步复位信号

是必须的。

该AT84CS001的功耗是2.6W ，并且可以通过近似减小

三方共同在睡眠控制输入方式60 ％的标称值。

提供一个独立的延迟单元。它具有一个典型的500 ps的调谐范围（ ± 250 ps的

周围DACTRL模拟控制输入的中心值）。

内置自测试（ BIST）是针对多路分解器的快速调试来实现的。

管芯结温监测是可能通过检测一个上的电压降

二极管迫使1毫安偏置电流实施后靠近芯片的热点。

该AT84CS001多路分解器是一个配套的芯片设计与所有爱特梅尔到伏贴

高速ADC 。

AT84CS001

5402AS–BDC–11/04

AT84CS001

表1中。

主要功能说明

名字

CCD

PLUSD

GND

CLK ， CLKN

I0…I9

I0N…I9N

IOR ， IORN

DR / DRN

A0…A9

A0N…A9N

AOR / DRAN

AORN / DRA

B0…B9

B0N…B9N

BOR / DRBN

BORN / DRB

C0…C9

C0N…C9N

COR / DRCN

玉米/ DRC

功能

数字3.3V电源

输出2.5V电源

地

输入时钟信号

同相输入数据（真）

倒相的输入数据（假）

额外的输入位

输出时钟信号

同相输出数据端口A

倒相输出数据端口A

额外的输出位端口A或端口A

在交错模式下输出时钟

同相输出数据端口乙

倒相输出数据端口B

额外的输出位B口或B口

在交错模式下输出时钟

同相输出数据端口C的

倒相输出数据端口C的

额外的输出位端口C或C口

在交错模式下输出时钟

名字

D0…D9

D0N…D9N

DOR / DRDN

DORN / DRD

DAO ， Daon公司

DAI ，岱恩

DACTRL

CLKDACTRL

daen

ASYNCRST

睡觉

CLKTYPE

DRTYPE

斯塔格

BIST

二极管

功能

同相输出数据D端口

倒相输出数据D口

额外的输出位D口或D口

在交错模式下输出时钟

单机延迟单元的输出信号

单机延迟单元的输入信号

对于独立的延时单元的控制信号

时钟延迟单元的控制信号

使能信号独立的延时单元

异步复位信号

睡眠模式选择信号

多路分解器比选择信号

输入时钟类型选择信号

输出时钟类型选择信号

交错模式选择数据

输出

内建自测试开启

二极管管芯结温

监测

图1 。

器件的引脚

VCCD

VPLUSD

[I0…I9]

[I0N…I9N]

CLK ， CLKN

ASYNCRST

DACTRL

CLKDACTRL

DAI ，岱恩

睡觉

斯塔格

CLKTYPE

daen

BIST

DRTYPE

AT84CS001

[A0…A9]

[A0N…A9N]

AOR ， DRAN

AORN / DRA

[B0…B9]

[B0N…B9N]

BOR ， DRBN

BORN / DRB

[C0…C9]

[C0N…C9N]

COR ， DRCN

玉米/ DRC

[D0…D9]

[D0N…D9N]

DOR ， DRDN

DORN / DRD

DAO ， Daon公司

二极管

GND

5402AS–BDC–11/04

引脚说明

表2中。

引脚说明

符号

电源

C 12 ， C 10 ， C 8 ，C 3， D12 ，D10，

D8 ，D5， D4 ，D3 ，E4， E17 ，E16 ，

G17， G16 ，G4， G3， J17 ， J16 ，

K16 ，K4， K3， L17 ， L16 ， N17 ，

N16 ，R16， T17 ， T16 ，T12 ，T10

T8 ，T5， T4 ，T3， U12， U1 ，U8 U3

C15, C14, C13, C11 C9, C7,

1 -C 6 ， C 5 ，C 4， D13， D11 ，D9， D7，

D6 ，E3， J4 ，J3， L4 ，L3 ，N 4 ，N 3，

R 4 ，R 3， T14 ，T13， T11 ，T9 ，T7

T6 ， U15 ， U14 ， 13 ， U11 ， U9 ， U7 ，

U6, U5, U4

C18 ， C17 ， C16 ， D17 ， D14 ， F17 ，

F16 ，F4 ，F3， H17 ， H16 ，H 4 ，H 3 ，

K17 ， M17 ， M16 ， M4 ， M3 ， P17 ，

P16 ，P4， P3 ，R17， T15 ， U19 ，

U18, U17, U16

引脚数

功能

CCD

数字3.3V电源

PLUSD

输出2.5V电源

DGND

地

数字输入

I0, I1, I2, I3, I4, I5, I6, I7, I8, I9

I0N ， I1N ， I2N ， I3N ， I4N ， I5N ，

I6N ， I7N ， I8N ， I9N

IORN

IOR

戴

岱恩

时钟输入

CLK

CLKN

数字输出

A0, A1, A2, A3, A4, A5, A6, A7,

A8, A9

A0N ， AlN， A2N ， A3N ， A4N ，

A5N ， A6N ， A7N ， A8N ， A9N

AOR / DRAN

AORN / DRA

B0, B1, B2, B3, B4, B5, B6, B7,

B8, B9

B16, B15, B14, B13, B12, B11,

B10, B9, B8, B7

A16, A15, A14, A13, A12, A11,

A10, A9, A8, A7

B5 ，B4， B3 ，B2，C2 ，D2， E2 ，F2

G2 ， H2

同相（ + ）端口的数字输出

A0是LSB ，A9是MSB

倒相（ - ） A口数字输出

同相（ + ）额外的位输出端口A或倒相

（ - ）在交错模式下A口输出时钟

倒相（ - ）附加位输出端口A和同相（ + ）

在交错模式下A口输出时钟

的同相（+）， B端口的数字输出

B 0是LSB ，B9是MSB

H19

H18

同相（ +）输入时钟

倒相（ - ）时钟输入

D19 ， E19 ， F19 ， G19 ， J19 ， K19 ，

L19 ， M19 ， N19 ， P19

D18 ， E18 ， F18 ， G18 ， J18 ， K18 ，

L18 ，M18， N18 ， P18

B18

B19

T18

T19

同相（ +）的数字输入信号

倒相（ - ）数字输入信号

同相（ +）的数字输入信号的附加位

倒相（ - ）数字输入信号的附加位

同相（ +）输入端的信号为独立延迟细胞

倒相（ - ）输入信号进行独立的延时单元

AT84CS001

5402AS–BDC–11/04

AT84CS001

表2中。

引脚说明（续）

符号

B0N ， B1N ， B2N ， B3N ， B4N ，

B5N ， B6N ， B7N ， B8N ， B9N

BOR / DRBN

BORN / DRB

C0, C1, C2, C3, C4, C5, C6,

C7, C8, C9

C0N ， C1N ， C2N ， C3N ， C4N ，

C，N ， C6N ， C7N ， C8N ， C9N

COR / DRCN

玉米/ DRC

D0, D1, D2, D3, D4, D5, D6,

D7, D8, D9

D0N ， D1N ， D2N ， D3N ， D4N ，

D5N ， D6N ， D7N ， D8N ， D9N

DOR / DRDN

DORN / DRD

DRN

DAO

Daon公司

附加功能

ASYNCRST

CLKTYPE

DRTYPE

CLKDACTRL

DACTRL

daen

睡觉

斯塔格

BIST

二极管

B17

V18

V19

W18

W17

A18

A17

V17

C19

异步复位信号

输入时钟类型选择信号

输出时钟类型选择信号

时钟延迟单元的控制信号

独立的延时单元的控制信号

独立的延时单元使能信号

比选择信号

睡眠模式启动

交错输出模式选择信号

内建自测试开启

二极管管芯结温监测

引脚数

A5，A4 ， A3，A2 ，B1，C1 ， D1，E1，

F1 ， G1

M 2 ，N 2， P 2， R 2， T 2 ， U2，V2，

W 2 ，V3，V4

L1 ，M1， N1 ，P1， R1，T1 ， U1，V1，

W3, W4

V6, V7, V8, V9, V10, V11, V12,

V13, V14, V15

W6, W7, W8, W9, W10, W11,

W12, W13, W14, W15

V16

W16

R18

R19

功能

倒相（ - ） B端口数字输出

同相（ +）的其他位输出端口B或倒相

（ - ）以交错模式B端口输出时钟

倒相（ - ）附加位输出端口B或同相（ +）

在交错模式下的B口输出时钟

的同相（+）， C端口的数字输出

C 0是LSB ，C9是MSB

倒相（ - ） C口数字输出

同相（ +）的其他位输出C口或倒相

（ - ）在交错模式下C口输出时钟

倒相（ - ）附加位输出C口或同相（ +）

在交错模式下C口输出时钟

的同相（+）， D端口的数字输出

D0是最低位， D9是MSB

倒相（ - ）， D口数字输出

同相（ +）的其他位输出D口或倒相

（ - ）在交错模式下D口输出时钟

倒相（ - ）附加位的输出D口或同相（ +）

在交错模式下D口输出时钟

的同相（+），数据准备就绪信号输出

倒相（ - ）数据准备好信号输出

同相（ +）输出信号为独立延迟细胞

倒相（ - ）输出信号为独立延时单元

5402AS–BDC–11/04