【特点符合IEC 1036 ， 1级精度要求符合IEC 687 ， 0.5级和0.2级精度，与外部温度】,IC型号AT73C501,AT73C501 PDF资料,AT73C501经销商,ic,电子元器件-51电子网

特点

符合IEC 1036 ， 1级精度要求

符合IEC 687 ， 0.5级和0.2级精度，与外部温度

补偿的电压基准

同时有功，无功和视在功率和电能测量

功率因数，频率，电压和电流测量

单和多相操作

三种基本工作模式：单机模式，微处理器模式和多

通道模式

灵活的接口， 8位微处理器接口， 8位状态输出八

脉冲输出

的增益和相位误差校正

非线性的低功率测量补偿

可调节起动电流和电表常数

1000 Hz测量带宽

防篡改设计

+ 5V单电源

芯片组

解决方案

瓦特时

米

AT73C500具有

AT73C501或

AT73C502

描述

两芯片解决方案，其中包括AT73C500和AT73C501 （或AT73C502 ）的，提供所有

所需的测量和各种功率的计算主要特征和

能源量在电能静态米。该设备根据工作

IEC1036 ， 1级，规格。 IEC 687 ， 0.5级和0.2的要求得到满足

与外部温度补偿的电压基准使用时。

该AT73C501包含六个，高性能，Σ-Δ模拟到数字变流

器（ADC）。该AT73C500是基于一种高效数字信号处理器（DSP）核心

它同时支持与AT73C501并且与外部microproces-接口

SOR 。该AT73C500的DSP还可以用于与差动输入ADC ， AT73C502 。

与此芯片组，只有一个最小的分立元件的需要开发的精良

UCTS从国内电能仪表简单到复杂的工业

米。该芯片组可以以单相，以及在多相系统中使用。

该AT73C500的DSP内核易于配置。通过改变模式

AT73C500 ，该装置可以在一个独立的环境中进行操作，也可与使用

一个单独的控制处理器。另外，也可以配置电路来执行

三个独立的单相瓦米的功能。

该芯片支持增益和相位误差的校正。所有的校准，在完成

需要数字领域，没有修剪的组件。校准系数

要么存储在EEPROM存储器或外部微处理器供电。

（续）

修订版1035A -08 / 98

图1 。

该AT73C500芯片组的单机配置框图

外部连接器

L1 L2 L3

VREF

BGD

VI1

VI2

VI3

CI1

CI2

CI3

VDA

VDDA

VCC

BRDY

PFAIL

VCC

频闪

RD / WR

ADDR1

-VArh

+ VArh

-WH

+瓦

-WH

+ VArh

-VArh

AT73501

六单端，

独立

Σ-Δ

转换器

IRQ0

确认

数据

CLKR

CLK

＆放大器;

IRQ1

罪

SCLK

AT73500

ADDR0

SOUT1

SOUT0

专用DSP

能源

测光

数据总线

RESET

AGND

XRES

状态总线

模式

VSA

VSSA

GND

＆放大器;

TAMP

STUP

失败

DATRDY

INI

＆放大器;

AT93C46

MODE2

MODE1

MODE0

RESET

EEPROM

128 * 8位

该AT73C500被编程以测量有功，无功

和表观相功率。相位因子，相电压

年龄，相电流和线路频率也测

sured ，同时进行。基于个体相

权力，总有功功率确定。

的功率值，计算在一个行频

周期。阴性和阳性结果被累积在

不同的寄存器，其允许单独计费

进口和出口的积极能量。此外，所述反应性

结果排序取决于电容或

感性负载被施加。

提供8个脉冲输出。每个结算量

（ +瓦， -WH ， + VArh ， -Varh ）有自己的仪表供应

恒定的输出，以及一个显示计数器输出。在

多信道模式， AT73C500执行的功能

三个独立的单相瓦米三

脉冲输出是可用的，每个表元素。

在一个8位的所有测量信息可微

处理器总线。结果是输出在6包， 16

每个字节。仪表的模式和状态信息

还传送与每个数据块。

图2中。

微处理器配置AT73C500芯片组框图

L1 L2 L3

VREF

BGD

VI1

VI2

VI3

CI1

CI2

CI3

PFAIL

VDA

VDDA

VCC

BRDY

VCC

频闪

RD / WR

ADDR1

AT90Sxx

AT73501

六单端，

独立

Σ-Δ

转换器

IRQ0

确认

数据

CLKR

CLK

罪

SCLK

IRQ1

AT73500

ADDR0

SOUT1

SOUT0

微控制器

DATRDY

专用DSP

能源

测光

数据总线

RESET

AGND

XRES

状态总线

调制解调器

GND

＆放大器;

模式

VSA

VSSA

GND

液晶显示

RESET

MODE2

MODE1

MODE0

B14

B13

B12

EEPROM

AT73C500

AT73C500

引脚说明

AT73C501的单端ADC

网络连接gure 3 。

PLCC -28封装引脚布局

BGD

VCC

PFAIL

AGND

VCIN

VREF

AIN4

AIN6

AIN1

AIN3

VDDA VSSA AIN2

CLK CLKR ACK

FSR数据

RESET

类似物

信号的

AIN1

AIN2

模式

GND

VDA

VSA

AIN5

针

I / O

描述

输入到转换器＃ 1

输入到转换器＃ 2

输入到转换器＃ 3

输入到转换器＃ 4

输入到转换器＃ 5

输入到转换器＃ 6

输入电压监控

块

AIN3

AIN4

AIN5

AIN6

VCIN

数字

控制

信号的

BGD

针

I / O

描述

旁路控制

为参考电压

片选输入

掉电控制

用于A / D调制器

模式选择控制

复位输入，高电平有效

动力

供应

引脚

VDDA

VSSA

VDA

VSA

AGND

VREF

VCC

VGND

晶振

信号的

针

I / O

PWR

描述

模拟电源，正， + 5V

模拟电源，负， 0V

模拟电源，正， + 5V

模拟电源，负， 0V

模拟地参考

产量

参考电压输出

数字电源正， + 5V

数字电源，负极， 0V

模式

RESET

状态

FL AGS

PFAIL

针

I / O

描述

电压监测输出

块

输出总线

信号的

CLK

针

I / O

描述

主时钟输出

串行总线时钟输出

串行数据输出

输出采样帧

信号

数据就绪应答

产量

针

I / O

描述

晶体振荡器输入

晶体振荡器的输出

CLKR

数据

FSR

确认

AT73C502差分端ADC

图4中。

QFP - 44封装引脚布局

N / C

CLK

N / C

CLKR

N / C

确认

FSR

数据

RESET

类似物

信号的

VINP3

针

I / O

描述

输入至转换器＃3 （+）

输入至转换器＃3 （ - ）

输入至转换器＃4（ +）

输入至转换器＃ 4（ - ）

输入到转换器＃ 5 （ + ）

输入至转换器＃ 5 （ - ）

输入至转换器＃6（ +）

输入至转换器＃ 6 （ - ）

输入电压监控

块

必须悬空

BGD

VCC

PFAIL

AGND

VCIN

VREF

IADJUST

VSA

模式

GND

VDA

VSA

VINN3

IINP1

IINN1

IINP2

IINN2

IINP3

单身

IINN3

IINP3

IINN2

IINN3

VCIN

IADJUST

VDA

VINP1

VINP2

VINP3

IINP1

IINP2

VINN1

VINN2

VINN3

IINN1

数字

控制

信号的

BGD

针

I / O

描述

绕过控制

参考电压

片选输入

掉电控制A / D

调制器

模式选择控制

复位输入，高电平有效

单/差分选择。

·低：差

·高或N / C ：单端

动力

供应

引脚

VDA

VSA

AGND

VREF

VCC

GND

水晶

OSC

信号的

类似物

信号的

VINP1

VINN1

VINP2

VINN2

针

12, 13,

29, 30

10, 11,

27, 28

3, 4

I / O

PWR

描述

模拟电源，正， + 5V

模拟电源，负， 0V

模拟地参考

产量

参考电压输出

数字电源正， + 5V

数字电源，负极， 0V

状态

FL AGS

PFAIL

模式

RESET

单身

针

I / O

描述

电压监测输出

块

针

I / O

描述

晶体振荡器输入

晶体振荡器的输出

产量

公共汽车

信号的

CLK

针

I / O

描述

主时钟输出

串行总线时钟输出

串行数据输出

输出采样帧

信号

数据就绪应答

产量

针

I / O

描述

输入至转换器＃1（ +）

输入至转换器＃1 （ - ）

输入至转换器＃2（ +）

输入至转换器＃2（ - ）

CLKR

数据

FSR

确认

AT73C500

AT73C500

AT73C500 DSP

图5中。

PLCC - 44封装引脚布局

GND

SOUT1 SOUT0

IRQ0 /

PFAIL

GND

CLK

频闪

VCC

ADDR2 ADDR1

GND

ADDR0

微处理器

公共汽车

XRES

针

I / O

描述

公交车，位7

公交车，位6

公交车，第5位

公交车，位4

公交车，第3位

公交车，位2

公交车，第1位

公交车，位0

BRDY

RD / WR

AT73C501 /

AT73C502和

EEPROM

接口

SOUT0

GND

VCC

GND

B12

罪

B13

SCLK

B14

IRQ1 / ACK

GND

B15

B11

GND

N / C

GND

B10

动力

供应

引脚

VCC

针

35, 42

1, 2, 6, 7,

11, 12,16,

20, 27, 30,

I / O

PWR

描述

数字电源正， + 5V

针

I / O

描述

串行输出，作为

时钟EEPROM

串行输出，作为芯片

选择（CS）为AT73C501

并作为数据输入（DI ），用于

EEPROM

串行数据输入，从数据

AT73C501或者从EEPROM

串行时钟输入，位时钟

从AT73C501

GND

PWR

数字电源，负极， 0V

SOUT1

数字

输入

CLK

XRES

IRQ0

罪

针

I / O

描述

时钟输入

复位输入，低电平有效

中断输入，通常

连接到PFAIL输出

AT73C501的

中断输入，连接到

AT73C501的ACK输出

控制信号的

P总线和

状态/模式

公共汽车

频闪

BRDY

针

I / O

描述

状态/模式总线，位7

状态/模式总线，位6

状态/模式总线，第5位

状态/模式总线，位4

状态/模式总线，第3位

状态/模式总线，位2

状态/模式总线，第1位

状态/模式总线，位0

RD / WR

ADDR0

ADDR1

SCLK

针

I / O

描述

选通输出

微处理器准备

I / O ，低电平有效

地址输出1 ，用于

公共汽车

地址输出0 ，用于

状态/模式总线和

脉冲输出

读/写信号

IRQ1

状态/

模式

公共汽车

B15

B14

B13

B12

B11

B10