【特点1.65V - 1.95V读/写高性能- 随机存取时间 - 70纳秒- 页面模式读取时间 - 2】,IC型号AT49SN12804,AT49SN12804 PDF资料,AT49SN12804经销商,ic,电子元器件-51电子网

特点

1.65V - 1.95V读/写

高性能

- 随机存取时间 - 70纳秒

- 页面模式读取时间 - 20纳秒

- 同步突发频率 - 66 MHz的

- 可配置的突发操作

扇区擦除架构

- 16个4K字部门有独立的写锁定

- 两百五十个32K字的主要行业有独立的写锁定

典型扇区擦除时间： 32K字的部门 - 500毫秒; 4K字部门 - 100毫秒

三十二个平面组织，在任何31个行政法规并行读取

飞机没有被编程/擦除

暂停/恢复功能的擦除和编程

- 支持读取和编程的任何扇区的数据被擦除暂停

不同部门

- 支持读取任何一个字，暂停的任何其他字编程

低功耗工作

- 30毫安活动

- 10 μA待机

VPP引脚为写保护和加速编程/擦除操作

RESET输入的设备初始化

CBGA和TSOP封装

十七岁的128位寄存器保护（ 2,176位）

通用闪存接口（ CFI ）

128-megabit

（ 8M ×16 ）

连拍/页

模式1.8伏

FL灰内存

AT49SN12804

AT49SV12804

描述

该AT49SN / SV12804是1.8伏128兆闪存。内存

分成多个扇区和飞机进行擦除操作。该AT49SN / SV12804

组织为8388608 ×16位。该装置可被读取或重新编程过一

1.8V单电源供电，因此非常适合在系统编程。该

设备可以被配置在所述异步/页读取（缺省模式）或操作

突发读取模式（不适用于AT49SV12804 ）。突发读模式用于

实现更快的数据速率可能比在异步/页读模式。如果

AVD和CLK信号都连接到GND和突发配置寄存器

被配置为执行异步读取，该设备将像一个标准

异步闪存。在页面模式下， AVD信号可连接到GND或

可以是脉冲低锁存的页面地址。在这两种情况下在CLK可绑

GND 。

该AT49SN / SV12804分为32存储器平面。可以在读操作

发生在任何一个未被编程或擦除的31的平面。这

并行操作允许改进的系统性能通过不需要系

统等待编程或擦除操作完成时实施读之前。

为了进一步提高该装置的灵活性，它包含一个擦除挂起和亲

克挂起功能。此功能将把擦除或编程搁置任何

的时间量，并让用户读取数据或程序数据的任何剩下的

荷兰国际集团等行业。没有理由暂停擦除或编程操作，如果数据

要读取的是在另一个存储器平面。

VPP引脚提供数据保护和更快的编程和擦除时间。当

在V

输入低于0.4V时，编程和擦除功能被抑制。当V

是在0.9V或以上，通常程序和擦除操作可以被执行。随着V

在12.0V ，程序（双Word程序指令）和擦除操作

加速。

初步

修订版3314A -FLASH - 4月4日

AT49SN / SV12804 ：引脚配置

引脚名称

I / O0 - I / O15

A0 - A22

AVD

(1)

CLK

(1)

RESET

(1)

VPP

等待

(1)

VCCQ

注意：

引脚功能

数据输入/输出

地址

芯片使能

OUTPUT ENABLE

写使能

地址锁存使能

时钟

RESET

写保护

写保护和电源的加速方案业务

等待

输出电源

1.这些信号无法提供与AT49SV12804使用。该AT49SV12804只能在asynchro-使用

理性/页模式。

AT49SN12804 ： CBGA - 顶视图

AT49SV12804 ： TSOP - 顶视图

类型1

A21

A20

A19

A18

A17

A16

A15

VCC

A14

A13

A12

A11

VPP

RST

A10

VSS

I/O15

I/O7

I/O14

I/O6

VSS

I/O13

I/O5

I/O12

I/O4

VCCQ

VSS

I/O11

I/O3

I/O10

I/O2

VCC

I/O9

I/O1

I/O8

I/O0

A22

A11

A12

A8 VSS VCC VPP A18

A20 CLK RESET A17

A13 A10 A21 AVD WE A19

A15 A14 A16等待I / O12 WP A22

VCCQ I / O15 I / O6 I / O4 I / O2 I / O1 CE

VSS I / O14 I / 013 I / O11 I / O10 I / O9 I / O0 OE

I / O7 VSS I / O5 VCC I / O3 VCCQ I / O8 VSS

AT49SN / SV12804 [初步]

3314A–FLASH–4/04

AT49SN / SV12804 [初步]

设备

手术

命令序列：

当设备第一次接通电源时，将在读出模式。

命令序列用于将设备在其他操作模式，如节目

和擦除。命令序列被写入通过应用低脉冲，在WE输入与

CE的低和OE高或通过施加低向脉冲在CE输入与WE低和OE

高。之前在CE或WE信号的低电平向脉冲，在地址输入可以通过锁存

在AVD信号由低到高的转变。如果AVD不低脉冲，该地址将被

锁定在WE或CE的第一个上升沿。有效数据被锁存的上升沿

WE或CE脉冲，以先到为准。在命令序列中使用的地址

不受输入命令序列。

爆裂的配置命令：

该项目突发配置寄存器命令

用于编程突发配置寄存器。突发配置寄存器决定

该控制装置的读出操作的几个参数。位B15判断

同步突发读取启用或异步读取启用。由于页面

读操作是一个异步操作，比特B15必须进行异步读，以设定

使阅读网页的功能。位B14确定是否四字页或8字

页面将被使用。的脉冲串中的配置寄存器中的位的其余部分仅用于

突发读取模式。位B13 - 突发配置寄存器的B11确定时钟延迟

在突发模式。该延迟可以被设置为两个，三个，四个，五个或六个周期。时钟

延迟与输入时钟频率表显示20页的“突发读取波形”上

如第31页上的说明四个时钟延迟;该数据是从装置4输出

后的第一个有效时钟沿之后的高到低的AVD边缘时钟周期。的B10位

配置寄存器决定WAIT信号的极性。突发的B9位

配置寄存器确定的数据将保持有效的时钟数（见图

4）。 2时钟周期保持数据读取波形如图第31页的时钟延迟的

不受该B9位的值。突发配置的B8位寄存器阻止 -

当WAIT信号将被置位的地雷。当同步突发读取启用，一

线性突发序列是通过将B7位。位B6选择是否在脉冲串开始和

该数据输出将是相对于下降沿或在时钟的上升沿。比特B2 - 的B0

突发配置寄存器确定一个连续的或固定长度的脉冲串是否是

用过的并且还确定是否一个四，八或16个字的长度可以为使用

固定长度的模式。当四，八或十六个字突发长度选择，位B3可

用于选择是否爆裂访问的突发长度范围内，或者是否包

横字长边界进行线性访问（见表5）。在所有其他位

突发配置寄存器应编程，如图第20页的默认状态上

（在上电或复位）突发配置寄存器也显示20页。

异步读取：

有两种类型的异步的读取 - AVD脉冲和

标准的异步读取。在AVD脉冲读出的装置的操作由控制

CE， OE和AVD投入。的输出被置于高阻抗状态时的CE或OE

高。这种双行控制给出了防止总线争用设计师的灵活性。数据

在由A0定义的地址位置 - A22的AVD信号并抓获将被读取时，

CE和OE为低。地址位置会进入时， CE和AVD低的设备;

地址被锁存AVD低到高的转变。在OE和CE低输入电平

引脚允许数据被赶出设备。访问时间是从稳定的测量

地址，下降AVD边缘或下降沿CE认证，去年为准。在AVD

脉冲读取， CLK信号可以是静态的高或低的静态。标准异步

读取时， AVD和CLK信号应连接到GND 。异步读取图是

第28页上显示。

页读：

该装置的读页操作由CE， OE和AVD输入控制。

读页操作过程中的CLK输入被忽略，应连接至GND 。页面

大小可以是4个字（默认值）或取决于的什么值位B14的8字

突发配置寄存器被编程为。在一个页面上阅读时， AVD信号跃迁

低灰，然后变为高电平，变为低电平，并保持低电平，或者可以连接到GND 。如果高

上的AVD信号低过渡时，如图中页读周期波形如图1所示，

3314A–FLASH–4/04

页面地址由AVD信号由低到高的转变锁存。然而，如果AVD

信号保持高至低跳变或者AVD信号被连接到GND ，如后低

A3为8 - 在页读周期波形2 ，则该网页的地址（由A22确定

字的页面和A22 - A2为四字页）可以在页面中不改变读操作。

读出的页的第一个字的访问是一样的异步读取。第一个字是

读以90纳秒的异步速度。一旦第一个字被读出，切换A0和A1 （四

字页面模式）或切换A0，A1和A2 （ 8字页面模式）将导致在随后的

读取页面被输出在20纳秒的速度之内。如果AVD和CLK引脚都

连接到GND ，该设备将像一个标准的异步闪速存储器。页面

阅读图表显示22页。

同步读取：

同步读取（不可用的AT49SV12804 ）用于

实现了更快的数据速率是可能的，在非同步/页读模式。该装置

可以被配置为连续的或固定长度的脉冲串存取。突发读取的操作

设备通过CE， OE ， CLK和AVD输入控制。初始读取的位置被确定为

为AVD脉冲异步读取操作;它可以是在设备中的任何存储单元。

在突发的访问时，地址被锁存时的AVD的第一个时钟脉冲的上升沿

不足或AVD信号，以先到为准的上升沿。 CLK输入信号CON-

trols数据从设备流向一个脉冲串操作。后的时钟等待时间周期，所述

在下一脉冲串地址位置的数据被读出为每个下面的时钟周期。

图1 。

单词边界

字D0 - D3

D0 D1

文字D4 - D7

D6 D7

字D8 - D11

字D12 - D15

D3 D4

D8 D9 D10 D11 D12 D13 D14 D15

16字边界

连续突发读：

在一个连续的突发读取，任意数量的地址都可以

可以从存储器读出。当在直线运行突发读取模式（B7 = 1）与

突发环绕位（B3 = 1）置位，该装置可以产生一个输出延迟时的突发

序列跨越在存储器中的前16个字的边界（参见图1）。如果起始

地址为D0 - D12，没有延迟。如果起始地址为D13 - D15 ，输出延迟

等于初始时钟等待时间发生。延迟仅发生一次，且仅当

爆序列跨越了16字的边界。为了表明该设备未准备好CON组

tinue突发，该设备将（ 0 B10和B8 = ）在时钟周期驱动WAIT引脚为低电平

在新的数据没有被提交。一旦WAIT引脚驱动为高电平（ B10和B8 = 0 ），

当前的数据将是有效的。等待信号将是三态时， CE或OE信号

高。

在“突发读取波形”，如图31页，有效的地址被锁存A点

三个指定的时钟延时， D13的数据是在13 ns的时钟沿B的有效

低到高的点C的结果在D14的时钟的转变被读出。的过渡

在读D15的连拍点D的结果时钟。在E点的时钟转变不会导致

因为WAIT信号变为低电平新数据出现在输出线（ B10和B8 = 0）

时钟过渡，这表示在存储器中的第一边界已经经过

交叉，并且新的数据是不可用的。经过三年的时钟延迟，在时钟跳变

F点确实会导致读取数据D16的连拍因为等待信号变为高电平（ B10和B8

= 0），在时钟转换后，指示新的数据是可用的。额外的时钟转换，

就像在点G，将继续导致突发读取。

AT49SN / SV12804 [初步]

3314A–FLASH–4/04

AT49SN / SV12804 [初步]

固定长度的脉冲串读出：

在一个固定长度的突发模式读，四，八，六

数据的十几岁的话，可以从装置破裂，这取决于配置。该

设备支持线性突发模式。突发序列显示21页。当operat-上

荷兰国际集团中的线性突发读取模式（B7 = 1）与脉冲串环绕位（B3 = 1）置位，该设备可

招致的输出延迟，当色同步信号序列相交的前16个字的边界在

内存。如果起始为D0 - D12，没有延迟。如果起始地址为D13 - D15，一个

输出延迟等于初始时钟等待时间发生。延迟仅发生一次，

只有当突发序列跨越了16字的边界。以指示该设备不

准备继续爆发，该设备将在推动WAIT引脚为低电平（ B10和B8 = 0 ）

在其中新的数据不被呈现的时钟周期。一旦WAIT引脚驱动为高电平（ B10

和B8 = 0 ），当前数据将是有效的。等待信号将是三态时，行政长官或

OE信号为高电平。

“四字突发读取波形”第32页上说明了一个固定长度突发周期。该

有效地址被锁存于点A.对于四个指定的时钟等待时间，数据D0是否有效

在13 ns的时钟沿B的时钟在C点产生D1低到高的转变

被读出。同样， D2和D3被输出之后的接下来的两个时钟周期。选举行政长官

较高端的读周期。没有输出延迟，在突发存取包裹模式（B3 = 0）。

连拍挂起：

突发挂起功能允许系统暂时停止一

同步短脉冲串的操作，如果该系统需要使用闪光灯的地址和数据总线，用于

其他用途。突发访问可以在初始延迟期间暂停（数据之前，

接收），或该设备后具有输出数据。当一个突发访问被中止，内部

阵列感应继续和以前的任何内部锁存数据将被保留。

突发暂停时发生CE是断言，当前地址被锁存（无论是利培

荷兰国际集团AVD或有效CLK上升沿）的边缘， CLK暂停，和OE置为无效。该CLK可以

当它是在V停止

或V

。要恢复突发访问， OE是重申和CLK为

重新启动。随后的CLK边缘恢复突发序列离开的地方。

在设备， OE门等待信号。因此，突发期间暂停等待显

最终恢复到高阻状态时， OE为无效。请参阅“突发暂停波形”

第31页。

RESET ：

复位输入管脚提供缓和了一些系统应用。当Reset为

一个逻辑高电平时，该设备处于其标准操作模式。在RESET引脚上的低电平

停止本装置的操作，并把该装置的输出端处于高阻抗

状态。当一个高级别重申RESET引脚上，该设备返回到读取模式。

ERASE ：

前一个字可以被重新编程，必须擦除。的擦除状态

存储器的位是逻辑“1”。整个存储器可以通过使用芯片擦除要擦除的COM

命令或单个平面可以通过使用平面擦除命令或个别擦除

扇区可以通过使用扇区擦除命令被删除。

3314A–FLASH–4/04