特点
符合英特尔LPC接口规范1.0
闪存的平台代码/数据存储的8M位
- 自动字节编程和扇区擦除操作
两个可配置的接口
- 用于在系统运行低引脚数（ LPC ）接口
- 地址/地址复用（A / A MUX）在接口编程
制造业
低引脚数的硬件接口模式
- 5 - 信号通信接口，支持X8读取和写入
- 阅读和写保护每个部门使用软件控制寄存器
- 两个硬件写保护引脚：一个是前引导扇区，一个用于所有其他
扇区
- 五大通用输入， GPI的，对于平台设计灵活性
- 工作在33 MHz的PCI时钟和3.3V的I / O
地址/地址复用（A / A复用）接口
- 11引脚复用的地址和8针数据接口
- 支持快速板载编程外的系统或
电源规格
– V
CC
: 3.3V ± 0.3V
– V
PP
： 3.3V和12V的快速编程
行业标准包装
- 40引脚TSOP和32引脚PLCC
8-megabit
低引脚数
FL灰内存
AT49LL080
描述
该AT49LL080是旨在与LPC总线为接口闪存设备
PC应用。在AT49LL080的一个特点是非易失性存储器的核心。该
高性能的内存配置在16个扇区（见第11页） 。
该AT49LL080支持两个硬件接口：低引脚数（ LPC ），用于系统
在产生过程的操作和地址/地址复用（A / A MUX）进行编程
facturing 。该装置的集成电路（接口配置）引脚提供控制
在接口之间。接口模式需要事先对电或要被选择
之前，复位（ RST或INIT低到高的转变）的回报。
引脚配置
PLCC
GPI2 [ A8 ]
GPI3 [ A9 ]
RST [ RST ]
VPP [ VPP ]
VCC [ VCC ]
CLK [R / C]
GPI4 [ A10 ]
（ NC ） CE
[ IC （V
IH
） IC （V
IL
)
[ NC ] NC
[ NC ] NC
[ NC ] NC
[ NC ] NC
[ A10 ] GPI4
[ NC ] NC
[R / C] CLK
[ VCC ] VCC
[ VPP ] VPP
[ RST ] RST
[ NC ] NC
[ NC ] NC
[ A9 ] GPI3
[ A8 ] GPI2
[ A7 ] GPI1
〔A6〕 GPI0
[ A5 ] WP
[A4 ] TBL
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
TSOP ， I型
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
GNDA [ GNDA ]
VCCA [ VCCA ]
LFRAME [WE ]
INIT [ OE ]
RFU [ RY / BY ]
RFU [I / O7 ]
RFU [I / O6 ]
RFU [I / O5 ]
RFU [I / O4 ]
VCC [ VCC ]
GND [ GND ]
GND [ GND ]
LAD3 [I / O3 ]
LAD2 [I / O 2]
LAD1 [I / O1 ]
LAD0 [I / O0 ]
NC [ A0 ]
ID1 〔 A1〕
ID2 [A2]
ID3 [ A3 ]
[I / O1 ] LAD1
[I / O 2] LAD2
[ GND ] GND
[I / O3 ] LAD3
[I / O4 ]足协
[I / O5 ]足协
[I / O6 ]足协
14
15
16
17
18
19
20
[ A7 ] GPI1
〔A6〕 GPI0
[ A5 ] WP
[A4 ] TBL
[ A3 ] ID3
〔A2〕的ID2
〔 A1〕的ID1
[ A0 ] NC
[I / O0 ] LAD0
5
6
7
8
9
10
11
12
13
4
3
2
1
32
31
30
29
28
27
26
25
24
23
22
21
IC （V
IL
） IC （V
IH
)]
CE [ NC ]
NC
NC
VCC [ VCC ]
INIT [ OE ]
LFRAME [WE ]
RFU [ RY / BY ]
RFU [I / O7 ]
[]表示A / A复用模式
[]表示A / A复用模式
牧师3273C -FLASH - 5月3日
1
内部命令用户界面（CUI）充当两者之间的控制中心
设备接口（ LPC和A / A复用）和非易失性存储器的内部操作。
写到崔有效的命令序列启动设备的自动化。
专为3V系统中， AT49LL080支持在3.3V的读取操作
在3.3V和12V V和扇区擦除和编程操作
PP
。 12V的V
PP
选项ren-
德尔斯最快的方案执行，这将增加工厂的吞吐量，但并不是
推荐用于在平台标准的系统内的LPC操作。内部V
PP
探测器
化电路自动配置该设备扇区擦除和编程
操作。需要注意的是，虽然目前对于12V的编程将从V得出
PP
, 3.3V
编程板解决方案，应该设计使得V
PP
从相同的供应平
为V
CC
和应承担的完整的编程电流可以从任一引脚绘制。
低引脚数接口
低引脚数（ LPC ）界面设计与我的工作/ O控制器中枢（ ICH ）
在平台上操作。
的LPC接口主要包括用于将5 -信号通信接口
控制该装置的操作的系统中的环境。缓冲区此接口
脸是PCI兼容。为了确保有效地提供安全性和可管理性
特点， LPC接口是可以访问完整的功能集的唯一途径
装置。的LPC接口配备以33MHz运行，同步与PCI
总线。
地址/地址
多路复用接口
在A / A复用接口被设计成一个编程接口，为OEM过程中使用
主板的制造或组分的预编程。
在A / A复用是指在此界面中的复用行和列地址。这
要求的方法，以便该设备可以用于测试和快速地编程
自动测试设备（ ATE）和PROM编程器在OEM的制造
流动。此界面还可以使器件具有一个高效的编程接口
未来潜在的大密度，同时还装配到一个32引脚封装。只有基本
读取，编程，并且可以进行非易失性存储器的扇区擦除
通过A / A复用接口。在这种模式下的LPC功能，安全性功能和寄存器
TER值不可用。行/列（ R / C）引脚确定哪些组地址的“行
或列“被锁定。
框图
CE
WP
TBL
GPI （4 ：0）
的ID （3： 1）
LAD （3 ：0）
LFRAME
CLK
INIT
OE
的R / C
WE
RY / BY
A10 - A0
I / O7 - I / O0
RST
IC
A / A MUX
接口
LPC
接口
FL灰
ARRAY
控制
逻辑
2
AT49LL080
3273C–FLASH–5/03
AT49LL080
引脚说明
表1详细说明各个器件引脚的使用。大部分的引脚具有双重功能 -
先进而精湛，有两个固件集线器和A / A复用接口的功能。 A / A多路复用器
对于销的功能示于
胆大
在该引脚的说明框中。所有引脚都
设计成与Ⅴ的电压被合
CC
+ 0.3V max时，除非另有说明。
表1中。
引脚说明
接口
符号
IC
TYPE
输入
LPC
X
A / A MUX
X
名称和功能
接口配置引脚：
该引脚确定哪些接口
可操作性。该引脚为高电平，从而使A / A复用接口。该引脚
保持为低电平，使LPC接口。该引脚必须设置在上电时或之前
从复位返回和设备运行过程中不会改变。这个引脚上拉
下一个内部电阻，用20和100kΩ之间的值。随着IC高
（A / A复用模式） ，该引脚将展出约200微安的泄漏电流。
该引脚可浮动，这将选择LPC模式。
接口RESET ：
有效期为A / A多路复用器和LPC接口操作。
当驱动为低电平时， RST禁止写操作过程中提供数据保护
功率转换，复位内部自动化和销LAD三态[3： 0]（在
LPC接口模式）。 RST高能够进行正常操作。当从退出
复位时，该设备的默认值来读取阵列模式。
处理器复位：
这是一个第二复位销用于在系统中使用。该引脚
内部结合RST引脚。如果此引脚或RST被拉低，同样的
操作展示。这个信号被设计成连接到所述芯片组
INIT信号（最高电压取决于处理器。不要使用3.3V ）。
A / A复=
OE
33 MHz的时钟LPC接口：
这个输入是一样的PCI时钟
并粘附在PCI规范。
A / A复=
的R / C
地址和数据：
这些管脚提供的LPC控制信号，以及
地址和命令输入/输出数据。
A / A复= I / O [ 3 ： 0 ]
框架：
该管脚指示数据传送操作的开始;也可用于
中止的LPC周期正在进行中。
A / A复=
WE
识别输入：
这三个引脚是机构的一部分
被连接到同一总线允许多个零件。这些捆扎
标签被用来标识该组件。引导设备必须具有ID为[ 3：1] =
000 ，和建议的所有后续设备应该使用
连续向上计数捆包（即， 001 ， 010 ， 011等）。这些引脚被拉低
内部电阻，用20和100kΩ之间的值在下降时， LPC
模式。任何的ID标签被拉高将表现出的泄漏电流的
大约200 μA 。旨在是低的任何引脚可以保持浮动。在一个
单LPC系统，都可以悬空。
A / A复= A [ 3 ： 0 ]
当CE为低时，器件被使能。该引脚被拉低与
内部电阻，并且可以表现出大约10微安的泄漏电流。
该引脚内部上拉下来，从而可以悬空时，
AT49LL080是与不使用CE信号系统兼容。为了减少
功率，器件被放置在一个低功耗待机模式时， CE为高。
RST
输入
X
X
INIT
输入
X
CLK
输入
X
LAD [ 3：0]
I / O
X
LFRAME
输入
X
ID为[ 3：1]
输入
X
CE
输入
X
3
3273C–FLASH–5/03
表1中。
引脚说明（续）
接口
符号
GPI [4 ：0]的
TYPE
输入
LPC
X
A / A MUX
名称和功能
通用输入：
这些单独的输入可以被用于
额外的电路板的灵活性。这些引脚的状态，可通过LPC读
寄存器。这些输入应为自己的理想状态的开始之前
PCI时钟周期，在此期间尝试读取时，与应维持在
相同的水平，直到读出的周期的结束。他们可能
只
用于
3.3V
信号。未使用GPI引脚必须
不
被浮动。
A / A复= A [ 10 ： 6 ]
TOP部门LOCK ：
当低，防止编程或擦除扇区的
最高可寻址的扇区（15） ，而不管该锁寄存器的状态的
TBL禁用高的顶级行业硬件写保护，但登记册
基于保护仍然适用。 TBL的状态不影响状态
部门锁定寄存器。
A / A复用A4 =
写保护：
当低，防止编程或扇区擦除所有，但
最高可寻址的扇区（0 - 14） ，而不管该状态
相应的锁定寄存器。 WP-高禁用硬件写保护
这些行业，但基于寄存器的保护仍然适用。 TBL的状态
不影响的扇区锁定寄存器的状态。
A / A复= A5
X
低位地址输入：
输入的低位地址在读
操作和写操作。地址在写周期期间被内部锁存。为
在A / A复用接口，这些地址是由R / C锁存，并共享相同的
引脚为高位地址输入。
数据输入/输出：
这些引脚写入过程中收到的数据和命令
存储阵列和识别码中周期和发送数据的读取周期。
数据引脚浮到高阻抗，当芯片被取消或输出
禁用。数据在写周期期间内部锁存。
OUTPUT ENABLE ：
在一个读周期中栅极的器件的输出。
行 - 列地址选择：
对于A / A复用接口，该引脚
确定地址引脚是否都指向了行地址，
A 0 - A 10 ，或到列地址，A11 - A19 。
写使能：
控制写入阵列扇区。地址和数据
锁存，在WE脉冲的上升沿。
擦除/ PROGRAM电源：
擦除扇区阵列或
编程数据0V < V
PP
< 3.6V或12V更快的擦除和编程
操作。 VPP引脚可以悬空。扇区擦除或编程
无效V
PP
（见DC特性）产生虚假的结果和应
不会尝试。 V
PP
只能在12V举行80小时以上的寿命
该设备。
器件电源：
内部检测自动配置
设备优化的读取性能。难道没有任何浮动电源引脚。随着V
CC
≤
V
LKO
所有试图写入到闪存被禁止。在设备操作
无效V
CC
电压（见DC特性）产生虚假的结果和
不应该尝试。
地面：
不要任何浮动接地引脚。
模拟电源：
该电源应该共享同一个系统供应
为V
CC
.
TBL
输入
X
WP
输入
X
A0 - A10
输入
I / O0 - I / O7
I / O
X
OE
的R / C
输入
输入
X
X
WE
V
PP
输入
供应
X
X
X
V
CC
供应
X
X
GND
V
CCA
供应
供应
X
X
X
X
4
AT49LL080
3273C–FLASH–5/03
AT49LL080
表1中。
引脚说明（续）
接口
符号
GNDA
俄罗斯足协
TYPE
供应
LPC
X
X
A / A MUX
X
名称和功能
模拟地：
应该连接到同一平面GND 。
保留供以后使用：
这些引脚被保留以供将来
代此产物和应相应连接。这些引脚
可以留断开或驱动。当它们被驱动时，电压电平应
满足V
IH
和V
IL
要求。
A / A复= I / O [ 7 ： 4 ]
X
X
无连接：
引脚可以驱动或浮动。如果它被驱动时，电压电平
应满足V
IH
和V
IL
.
READY / BUSY ：
只适用于A / A复用模式。此输出引脚位的反映
7在状态寄存器中。该引脚用于确定扇区擦除或编程
完成。
NC
RY / BY
产量
X
低引脚数
接口（ LPC）的
表2列出了用于LPC接口的七个所需信号。
表2中。
LPC所需的信号列表
方向
信号
LAD [ 3：0]
LFRAME
RST
外设
I / O
I
I
主
I / O
O
I
描述
复用的命令，地址和数据
表示开始一个新的周期，终止碎
周期。
复位：同在主PCI复位。主
不需要这个信号，如果它已经PCIRST其
界面。
钟：同33 MHz的时钟作为主PCI时钟。
相同的时钟相位与典型的PCI歪斜。主
不需要这个信号，如果它已经PCICLK其
界面。
CLK
I
I
LAD [ 3：0] ：
在LAD [3：0 ]信号线进行通信的地址，控制和数据信息
化了一个主设备和外围设备之间的LPC总线。信息
沟通是：启动，停止（中止循环） ，传输类型（内存，I / O， DMA ） ，反
FER方向（读/写） ，地址，数据等待状态， DMA通道，和总线主控器
授予。
LFRAME ：
LFRAME所使用的主指示周期的开始和端接
化因中止或超时状态周期。这个信号将被用于由
外设知道什么时候监视总线为一个周期。
该LFRAME信号用作一般通知的LAD [ 3 ： 0 ]行包含
相对于一个周期的开始或停止的信息，并且该外围设备必须监视
总线，以确定循环是否计划给他们。受益于外围
LFRAME是，它允许他们进入内部低功耗状态。
当外设样品LFRAME活跃，他们立即停止驾驶
LAD [ 3：0]上的下一个时钟信号线，并且监视总线上新的周期的信息。
RESET ：
RST或INIT在VIL启动设备复位。在读模式， RST或INIT低
取消选择内存，并将输出驱动器处于高阻抗状态，并关闭所有
5
3273C–FLASH–5/03
特点
符合英特尔LPC接口规范1.0
闪存的平台代码/数据存储的8M位
- 自动字节编程和扇区擦除操作
两个可配置的接口
- 用于在系统运行低引脚数（ LPC ）接口
- 地址/地址复用（A / A MUX）在接口编程
制造业
低引脚数的硬件接口模式
- 5 - 信号通信接口，支持X8读取和写入
- 阅读和写保护每个部门使用软件控制寄存器
- 两个硬件写保护引脚：一个是前引导扇区，一个用于所有其他
扇区
- 五大通用输入， GPI的，对于平台设计灵活性
- 工作在33 MHz的PCI时钟和3.3V的I / O
地址/地址复用（A / A复用）接口
- 11引脚复用的地址和8针数据接口
- 支持快速板载编程外的系统或
电源规格
– V
CC
: 3.3V ± 0.3V
– V
PP
： 3.3V和12V的快速编程
行业标准包装
- 40引脚TSOP和32引脚PLCC
8-megabit
低引脚数
FL灰内存
AT49LL080
描述
该AT49LL080是旨在与LPC总线为接口闪存设备
PC应用。在AT49LL080的一个特点是非易失性存储器的核心。该
高性能的内存配置在16个扇区（见第11页） 。
该AT49LL080支持两个硬件接口：低引脚数（ LPC ），用于系统
在产生过程的操作和地址/地址复用（A / A MUX）进行编程
facturing 。该装置的集成电路（接口配置）引脚提供控制
在接口之间。接口模式需要事先对电或要被选择
之前，复位（ RST或INIT低到高的转变）的回报。
引脚配置
PLCC
GPI2 [ A8 ]
GPI3 [ A9 ]
RST [ RST ]
VPP [ VPP ]
VCC [ VCC ]
CLK [R / C]
GPI4 [ A10 ]
（ NC ） CE
[ IC （V
IH
） IC （V
IL
)
[ NC ] NC
[ NC ] NC
[ NC ] NC
[ NC ] NC
[ A10 ] GPI4
[ NC ] NC
[R / C] CLK
[ VCC ] VCC
[ VPP ] VPP
[ RST ] RST
[ NC ] NC
[ NC ] NC
[ A9 ] GPI3
[ A8 ] GPI2
[ A7 ] GPI1
〔A6〕 GPI0
[ A5 ] WP
[A4 ] TBL
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
TSOP ， I型
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
GNDA [ GNDA ]
VCCA [ VCCA ]
LFRAME [WE ]
INIT [ OE ]
RFU [ RY / BY ]
RFU [I / O7 ]
RFU [I / O6 ]
RFU [I / O5 ]
RFU [I / O4 ]
VCC [ VCC ]
GND [ GND ]
GND [ GND ]
LAD3 [I / O3 ]
LAD2 [I / O 2]
LAD1 [I / O1 ]
LAD0 [I / O0 ]
NC [ A0 ]
ID1 〔 A1〕
ID2 [A2]
ID3 [ A3 ]
[I / O1 ] LAD1
[I / O 2] LAD2
[ GND ] GND
[I / O3 ] LAD3
[I / O4 ]足协
[I / O5 ]足协
[I / O6 ]足协
14
15
16
17
18
19
20
[ A7 ] GPI1
〔A6〕 GPI0
[ A5 ] WP
[A4 ] TBL
[ A3 ] ID3
〔A2〕的ID2
〔 A1〕的ID1
[ A0 ] NC
[I / O0 ] LAD0
5
6
7
8
9
10
11
12
13
4
3
2
1
32
31
30
29
28
27
26
25
24
23
22
21
IC （V
IL
） IC （V
IH
)]
CE [ NC ]
NC
NC
VCC [ VCC ]
INIT [ OE ]
LFRAME [WE ]
RFU [ RY / BY ]
RFU [I / O7 ]
[]表示A / A复用模式
[]表示A / A复用模式
牧师3273C -FLASH - 5月3日
1
内部命令用户界面（CUI）充当两者之间的控制中心
设备接口（ LPC和A / A复用）和非易失性存储器的内部操作。
写到崔有效的命令序列启动设备的自动化。
专为3V系统中， AT49LL080支持在3.3V的读取操作
在3.3V和12V V和扇区擦除和编程操作
PP
。 12V的V
PP
选项ren-
德尔斯最快的方案执行，这将增加工厂的吞吐量，但并不是
推荐用于在平台标准的系统内的LPC操作。内部V
PP
探测器
化电路自动配置该设备扇区擦除和编程
操作。需要注意的是，虽然目前对于12V的编程将从V得出
PP
, 3.3V
编程板解决方案，应该设计使得V
PP
从相同的供应平
为V
CC
和应承担的完整的编程电流可以从任一引脚绘制。
低引脚数接口
低引脚数（ LPC ）界面设计与我的工作/ O控制器中枢（ ICH ）
在平台上操作。
的LPC接口主要包括用于将5 -信号通信接口
控制该装置的操作的系统中的环境。缓冲区此接口
脸是PCI兼容。为了确保有效地提供安全性和可管理性
特点， LPC接口是可以访问完整的功能集的唯一途径
装置。的LPC接口配备以33MHz运行，同步与PCI
总线。
地址/地址
多路复用接口
在A / A复用接口被设计成一个编程接口，为OEM过程中使用
主板的制造或组分的预编程。
在A / A复用是指在此界面中的复用行和列地址。这
要求的方法，以便该设备可以用于测试和快速地编程
自动测试设备（ ATE）和PROM编程器在OEM的制造
流动。此界面还可以使器件具有一个高效的编程接口
未来潜在的大密度，同时还装配到一个32引脚封装。只有基本
读取，编程，并且可以进行非易失性存储器的扇区擦除
通过A / A复用接口。在这种模式下的LPC功能，安全性功能和寄存器
TER值不可用。行/列（ R / C）引脚确定哪些组地址的“行
或列“被锁定。
框图
CE
WP
TBL
GPI （4 ：0）
的ID （3： 1）
LAD （3 ：0）
LFRAME
CLK
INIT
OE
的R / C
WE
RY / BY
A10 - A0
I / O7 - I / O0
RST
IC
A / A MUX
接口
LPC
接口
FL灰
ARRAY
控制
逻辑
2
AT49LL080
3273C–FLASH–5/03
AT49LL080
引脚说明
表1详细说明各个器件引脚的使用。大部分的引脚具有双重功能 -
先进而精湛，有两个固件集线器和A / A复用接口的功能。 A / A多路复用器
对于销的功能示于
胆大
在该引脚的说明框中。所有引脚都
设计成与Ⅴ的电压被合
CC
+ 0.3V max时，除非另有说明。
表1中。
引脚说明
接口
符号
IC
TYPE
输入
LPC
X
A / A MUX
X
名称和功能
接口配置引脚：
该引脚确定哪些接口
可操作性。该引脚为高电平，从而使A / A复用接口。该引脚
保持为低电平，使LPC接口。该引脚必须设置在上电时或之前
从复位返回和设备运行过程中不会改变。这个引脚上拉
下一个内部电阻，用20和100kΩ之间的值。随着IC高
（A / A复用模式） ，该引脚将展出约200微安的泄漏电流。
该引脚可浮动，这将选择LPC模式。
接口RESET ：
有效期为A / A多路复用器和LPC接口操作。
当驱动为低电平时， RST禁止写操作过程中提供数据保护
功率转换，复位内部自动化和销LAD三态[3： 0]（在
LPC接口模式）。 RST高能够进行正常操作。当从退出
复位时，该设备的默认值来读取阵列模式。
处理器复位：
这是一个第二复位销用于在系统中使用。该引脚
内部结合RST引脚。如果此引脚或RST被拉低，同样的
操作展示。这个信号被设计成连接到所述芯片组
INIT信号（最高电压取决于处理器。不要使用3.3V ）。
A / A复=
OE
33 MHz的时钟LPC接口：
这个输入是一样的PCI时钟
并粘附在PCI规范。
A / A复=
的R / C
地址和数据：
这些管脚提供的LPC控制信号，以及
地址和命令输入/输出数据。
A / A复= I / O [ 3 ： 0 ]
框架：
该管脚指示数据传送操作的开始;也可用于
中止的LPC周期正在进行中。
A / A复=
WE
识别输入：
这三个引脚是机构的一部分
被连接到同一总线允许多个零件。这些捆扎
标签被用来标识该组件。引导设备必须具有ID为[ 3：1] =
000 ，和建议的所有后续设备应该使用
连续向上计数捆包（即， 001 ， 010 ， 011等）。这些引脚被拉低
内部电阻，用20和100kΩ之间的值在下降时， LPC
模式。任何的ID标签被拉高将表现出的泄漏电流的
大约200 μA 。旨在是低的任何引脚可以保持浮动。在一个
单LPC系统，都可以悬空。
A / A复= A [ 3 ： 0 ]
当CE为低时，器件被使能。该引脚被拉低与
内部电阻，并且可以表现出大约10微安的泄漏电流。
该引脚内部上拉下来，从而可以悬空时，
AT49LL080是与不使用CE信号系统兼容。为了减少
功率，器件被放置在一个低功耗待机模式时， CE为高。
RST
输入
X
X
INIT
输入
X
CLK
输入
X
LAD [ 3：0]
I / O
X
LFRAME
输入
X
ID为[ 3：1]
输入
X
CE
输入
X
3
3273C–FLASH–5/03
表1中。
引脚说明（续）
接口
符号
GPI [4 ：0]的
TYPE
输入
LPC
X
A / A MUX
名称和功能
通用输入：
这些单独的输入可以被用于
额外的电路板的灵活性。这些引脚的状态，可通过LPC读
寄存器。这些输入应为自己的理想状态的开始之前
PCI时钟周期，在此期间尝试读取时，与应维持在
相同的水平，直到读出的周期的结束。他们可能
只
用于
3.3V
信号。未使用GPI引脚必须
不
被浮动。
A / A复= A [ 10 ： 6 ]
TOP部门LOCK ：
当低，防止编程或擦除扇区的
最高可寻址的扇区（15） ，而不管该锁寄存器的状态的
TBL禁用高的顶级行业硬件写保护，但登记册
基于保护仍然适用。 TBL的状态不影响状态
部门锁定寄存器。
A / A复用A4 =
写保护：
当低，防止编程或扇区擦除所有，但
最高可寻址的扇区（0 - 14） ，而不管该状态
相应的锁定寄存器。 WP-高禁用硬件写保护
这些行业，但基于寄存器的保护仍然适用。 TBL的状态
不影响的扇区锁定寄存器的状态。
A / A复= A5
X
低位地址输入：
输入的低位地址在读
操作和写操作。地址在写周期期间被内部锁存。为
在A / A复用接口，这些地址是由R / C锁存，并共享相同的
引脚为高位地址输入。
数据输入/输出：
这些引脚写入过程中收到的数据和命令
存储阵列和识别码中周期和发送数据的读取周期。
数据引脚浮到高阻抗，当芯片被取消或输出
禁用。数据在写周期期间内部锁存。
OUTPUT ENABLE ：
在一个读周期中栅极的器件的输出。
行 - 列地址选择：
对于A / A复用接口，该引脚
确定地址引脚是否都指向了行地址，
A 0 - A 10 ，或到列地址，A11 - A19 。
写使能：
控制写入阵列扇区。地址和数据
锁存，在WE脉冲的上升沿。
擦除/ PROGRAM电源：
擦除扇区阵列或
编程数据0V < V
PP
< 3.6V或12V更快的擦除和编程
操作。 VPP引脚可以悬空。扇区擦除或编程
无效V
PP
（见DC特性）产生虚假的结果和应
不会尝试。 V
PP
只能在12V举行80小时以上的寿命
该设备。
器件电源：
内部检测自动配置
设备优化的读取性能。难道没有任何浮动电源引脚。随着V
CC
≤
V
LKO
所有试图写入到闪存被禁止。在设备操作
无效V
CC
电压（见DC特性）产生虚假的结果和
不应该尝试。
地面：
不要任何浮动接地引脚。
模拟电源：
该电源应该共享同一个系统供应
为V
CC
.
TBL
输入
X
WP
输入
X
A0 - A10
输入
I / O0 - I / O7
I / O
X
OE
的R / C
输入
输入
X
X
WE
V
PP
输入
供应
X
X
X
V
CC
供应
X
X
GND
V
CCA
供应
供应
X
X
X
X
4
AT49LL080
3273C–FLASH–5/03
AT49LL080
表1中。
引脚说明（续）
接口
符号
GNDA
俄罗斯足协
TYPE
供应
LPC
X
X
A / A MUX
X
名称和功能
模拟地：
应该连接到同一平面GND 。
保留供以后使用：
这些引脚被保留以供将来
代此产物和应相应连接。这些引脚
可以留断开或驱动。当它们被驱动时，电压电平应
满足V
IH
和V
IL
要求。
A / A复= I / O [ 7 ： 4 ]
X
X
无连接：
引脚可以驱动或浮动。如果它被驱动时，电压电平
应满足V
IH
和V
IL
.
READY / BUSY ：
只适用于A / A复用模式。此输出引脚位的反映
7在状态寄存器中。该引脚用于确定扇区擦除或编程
完成。
NC
RY / BY
产量
X
低引脚数
接口（ LPC）的
表2列出了用于LPC接口的七个所需信号。
表2中。
LPC所需的信号列表
方向
信号
LAD [ 3：0]
LFRAME
RST
外设
I / O
I
I
主
I / O
O
I
描述
复用的命令，地址和数据
表示开始一个新的周期，终止碎
周期。
复位：同在主PCI复位。主
不需要这个信号，如果它已经PCIRST其
界面。
钟：同33 MHz的时钟作为主PCI时钟。
相同的时钟相位与典型的PCI歪斜。主
不需要这个信号，如果它已经PCICLK其
界面。
CLK
I
I
LAD [ 3：0] ：
在LAD [3：0 ]信号线进行通信的地址，控制和数据信息
化了一个主设备和外围设备之间的LPC总线。信息
沟通是：启动，停止（中止循环） ，传输类型（内存，I / O， DMA ） ，反
FER方向（读/写） ，地址，数据等待状态， DMA通道，和总线主控器
授予。
LFRAME ：
LFRAME所使用的主指示周期的开始和端接
化因中止或超时状态周期。这个信号将被用于由
外设知道什么时候监视总线为一个周期。
该LFRAME信号用作一般通知的LAD [ 3 ： 0 ]行包含
相对于一个周期的开始或停止的信息，并且该外围设备必须监视
总线，以确定循环是否计划给他们。受益于外围
LFRAME是，它允许他们进入内部低功耗状态。
当外设样品LFRAME活跃，他们立即停止驾驶
LAD [ 3：0]上的下一个时钟信号线，并且监视总线上新的周期的信息。
RESET ：
RST或INIT在VIL启动设备复位。在读模式， RST或INIT低
取消选择内存，并将输出驱动器处于高阻抗状态，并关闭所有
5
3273C–FLASH–5/03
QQ：2880707522 复制
