特点
3.0V至3.6V的读/写
突发读取性能
- <100兆赫（ RAS延迟= 2 ， CAS延迟= 6 ） ， 10 ns的周期时间
t
SAC
= 7纳秒
- <75兆赫（ RAS延迟= 2 ， CAS延迟= 5 ） ， 13 ns的周期时间
t
SAC
= 8纳秒
- <50兆赫（ RAS延迟= 1 ， CAS延迟= 4 ） ， 20 ns的周期时间
t
SAC
= 9 NS
MRS周期与解决关键程序
- RAS的延迟（ 1和2）
- CAS延迟时间（ 2 8 ）
- 突发长度： 4,8
- 突发类型：顺序和交错
字可选择组织
- 16 （字模式） / ×32 （双字模式）
扇区擦除架构
- 八256K字或128K双字（ 4兆位）部门
独立的异步引导块
- 8K ×16位与硬件锁定
快速的程序时间
- 3伏，每字/双字典型的100微秒
- 12伏，每字/双字30 μs的典型
快速扇区擦除时间
- 2.5秒，在3伏特
- 1.6秒，在12伏
低功耗工作
– I
CC
阅读= 75 mA典型
输入和输出引脚连续性测试模式优化离板编程
包装：
- 86针TSOP II型偏离中心的分界线（ OCPL ）以提高可靠性
LVTTL兼容的输入和输出
32-megabit
（ 1M ×32或
2M ×16 ）
快速
同步
FL灰内存
AT49LD3200
AT49LD3200B
SFLASH
描述
该AT49LD3200或AT49LD3200B SFLASH
是同步的，高带宽的Flash
内存制造与爱特梅尔的高性能CMOS工艺技术，是
组织既可以作为2,097,152 ×16位（字模式）或1,048,576 ×32位（双
字模式） ，根据WORD引脚的极性（见针函数说明中
化表） 。同步设计允许精确的周期控制。 I / O交易
可能在每一个时钟周期。所有的操作都同步到的上升沿
系统时钟。的工作频率，可编程脉冲串长度和范围
可编程延迟允许在同一设备是用于各种高频带 - 的有用
宽度，高性能的存储器系统的应用程序。
该AT49LD3200B后会自动启动异步引导块
电，而与AT49LD3200 ，异步引导块可以是爱科特
氧基团通过模式寄存器设置。
同步DRAM接口，使设计人员能够最大限度地提高系统性能
同时省去了阴影缓慢的异步闪存与高
高速RAM 。
32兆位SFLASH设备被设计为坐同步存储器总线上，并
操作一起SDRAM 。
牧师1940B - 11月1日
1
为了最大限度地提高系统的制造吞吐量AT49LD3200 （B ）高功能
加快12伏编程和擦除选项。此外，独立编程周期
单个设备或模块的时间进行了优化与爱特梅尔独特的输入和输出
引脚连续性测试模式。
引脚配置
TSOP （类型II）的
顶视图
VCC
DQ0
VCCQ
DQ16
DQ1
VSSQ
DQ17
DQ2
VCCQ
DQ18
DQ3
VSSQ
DQ19
MR
VCC
DQM
NC
CAS
RAS
CS
字
A12
A11
A10
A0
A1
A2
NC
VCC
NC
DQ4
VSSQ
DQ20
DQ5
VCCQ
DQ21
DQ6
VSSQ
DQ22
DQ7
VCCQ
DQ23
VCC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
VSS
DQ31
VSSQ
DQ15
DQ30
VCCQ
DQ14
DQ29
VSSQ
DQ13
DQ28
VCCQ
DQ12
NC
VSS
NC
VPP
WE
CLK
CKE
A9
A8
A7
A6
A5
A4
A3
NC
VSS
NC
DQ27
VCCQ
DQ11
DQ26
VSSQ
DQ10
DQ25
VCCQ
DQ9
DQ24
VSSQ
DQ8
VSS
2
AT49LD3200(B)
1940B–11/01
AT49LD3200(B)
引脚功能说明
针
CLK
CS
CKE
名字
系统时钟
芯片选择
时钟使能
输入功能
活性的上升沿进行采样的所有输入。
禁用或启用的设备操作，除了用屏蔽或使所有输入
CLK和CKE 。
面罩系统时钟从下一个时钟周期冻结操作。 CKE应该是
的至少一个周期之前的新命令启用。禁止输入缓冲器加电
在待机方式下。
行/列地址被复用在相同的针。
行地址： RA
0
RA
12
，列地址： CA
0
CA
6
（ X32 ） ， CA
0
CA
7
(x16)
锁存器与RAS低CLK的上升沿行地址。
启用行访问。
闩锁与中科院低CLK的上升沿列地址。
启用列的访问。
启用模式寄存器设置MR低。 （同时CS ， RAS和CAS低） 。
数据输入编程/擦除。数据输出的读。
电源和地的输入缓冲器和核心逻辑。
电源和地的输出缓冲器。
双字模式/字模式，根据单词的引脚极性（ WORD =高，
双字模式; WORD =低，字模式） 。
过程中的任何设备的操作电和事先应被设置为所期望的状态。
当不需要掩模输出操作的完成突发。
没有连接
使要被写入的芯片。
编程/擦除电源。
A0 - A12
RAS
CAS
MR
DQ0 - DQ31
VCC / VSS
VCCQ / VSSQ
字
地址
行地址选通
列地址选通
模式寄存器设置
数据输入/输出
电源/接地
数据输出电源/接地
X32 / X16模式选择
DQM
NC
WE
VPP
数据输出屏蔽
无连接
写使能
编程/擦除电源引脚
3
1940B–11/01
绝对最大额定值*
高温下偏置................................ -55 ° C至+ 125°C
存储温度..................................... -65 ° C至+ 150°C
所有输入电压
（包括NC引脚）
相对于地面.....................................- 0.6V至+ 4.6V
所有输出电压
相对于地面.............................- 0.6V至V
CC
+ 0.6V
在V电压
PP
相对于地面...................................- 0.6V至+ 13.5V
功耗................................................ .............. 1 W
*注意：
强调超越“绝对下上市
最大额定值“，可能会造成永久性损坏
年龄到设备。这是一个值仅为
该器件在这些或任何功能操作
超出所指示的其他条件
本规范的业务部门所不
暗示。暴露在绝对最大额定值
长时间会影响器件的条件
可靠性。
功能框图
DQ0
DQ16
IO缓冲区
DQ15
DQ31
WE
VPP
计划/
抹去
逻辑
添加
行解码器
行缓冲区
8K ×16引导块
SENSE AMP
地址寄存器
CLK
CLK
添加
1M ×32
电池阵列
LRAS
柱缓冲液
列解码器
LCKE
延迟&突发长度
LRAS
LMR
LCAS
注册时间
编程注册
CKE
MR
RAS
CAS
CS
DQM
4
AT49LD3200(B)
1940B–11/01
AT49LD3200(B)
直流和交流工作范围
AT49LD3200(B)-10
工作温度
（案例）
V
CC
, V
CCQ
电源
广告
产业
0°C - 70°C
-40°C - 85°C
3.0V至3.6V
AT49LD3200(B)-13
0°C - 70°C
-40°C - 85°C
3.0V至3.6V
AT49LD3200(B)-20
0°C - 70°C
-40°C - 85°C
3.0V至3.6V
DC特性
符号
I
SB1
I
SB2
I
SB3
I
CC
I
IL
I
OL
V
IH
V
IL
V
OH
V
OL
注意事项：
参数
V
CC
待机电流CMOS
V
CC
待机电流TTL
V
CC
主动待机电流
V
CC
工作电流
输入漏电流
输出漏电流（ IO
OUT
禁用）
输入高电压，所有输入
输入低电压，所有输入
输出高电平（逻辑1 ）
输出低电平（逻辑0 ）
条件
CKE = 0 ，T
CC
=分钟
CKE
≤=V
IL
（最大值），叔
CC
=分钟
CS
≥
V
IH
（分钟） ，T
CC
=分钟
t
CC
=最小值，所有输出开
0V
≤
V
IN
≤
V
DD
+ 0.3V
被测= 0V引脚不
(0V
≤
V
OUT
≤
V
DD
MAX ）
在高阻所有输出
记
(1)
记
(2)
I
OH
= -2毫安
I
OL
= 2毫安
-10
-10
2.0
-0.3
2.4
0.4
民
最大
20
20
50
150
10
10
V
DD
+ 0.3
0.8
单位
mA
mA
mA
mA
A
A
V
V
V
V
1. V
IH
（最大值） = 4.6V脉冲宽度
<10
毫微秒处测量脉冲幅度的50％可接受的，脉冲宽度。
2. V
IL
（分钟） = -1.5V脉冲宽度
<10
毫微秒处测量脉冲幅度的50％可接受的，脉冲宽度。
AC运行试验条件
T
A
= 0至70
°
C，V
CC
= 3.3V ±0.3V ，除非另有说明。
参数
(1)
定时的输入/输出信号参考电平
输入信号电平
转换时间（上升&秋季）输入信号
输出负载
注意：
价值
1.4V
V
IH
/V
IL
= 2.4V/0.4V
t
r
/t
f
= 1纳秒/ 1纳秒
LVTTL
1.如果CLK转换时间小于1 ns的时间越长，时序参数应当予以赔偿。添加[ （叔
r
+ t
f
） / 2-1 ] ns的过渡时间
超过1纳秒长。转换时间为V之间测量
IL
（最大值）和V
IH
（最小值） 。
5
1940B–11/01
特点
3.0V至3.6V的读/写
突发读取性能
- <100兆赫（ RAS延迟= 2 ， CAS延迟= 6 ） ， 10 ns的周期时间
t
SAC
= 7纳秒
- <75兆赫（ RAS延迟= 2 ， CAS延迟= 5 ） ， 13 ns的周期时间
t
SAC
= 8纳秒
- <50兆赫（ RAS延迟= 1 ， CAS延迟= 4 ） ， 20 ns的周期时间
t
SAC
= 9 NS
MRS周期与解决关键程序
- RAS的延迟（ 1和2）
- CAS延迟时间（ 2 8 ）
- 突发长度： 4,8
- 突发类型：顺序和交错
字可选择组织
- 16 （字模式） / ×32 （双字模式）
扇区擦除架构
- 八256K字或128K双字（ 4兆位）部门
独立的异步引导块
- 8K ×16位与硬件锁定
快速的程序时间
- 3伏，每字/双字典型的100微秒
- 12伏，每字/双字30 μs的典型
快速扇区擦除时间
- 2.5秒，在3伏特
- 1.6秒，在12伏
低功耗工作
– I
CC
阅读= 75 mA典型
输入和输出引脚连续性测试模式优化离板编程
包装：
- 86针TSOP II型偏离中心的分界线（ OCPL ）以提高可靠性
LVTTL兼容的输入和输出
32-megabit
（ 1M ×32或
2M ×16 ）
快速
同步
FL灰内存
AT49LD3200
AT49LD3200B
SFLASH
描述
该AT49LD3200或AT49LD3200B SFLASH
是同步的，高带宽的Flash
内存制造与爱特梅尔的高性能CMOS工艺技术，是
组织既可以作为2,097,152 ×16位（字模式）或1,048,576 ×32位（双
字模式） ，根据WORD引脚的极性（见针函数说明中
化表） 。同步设计允许精确的周期控制。 I / O交易
可能在每一个时钟周期。所有的操作都同步到的上升沿
系统时钟。的工作频率，可编程脉冲串长度和范围
可编程延迟允许在同一设备是用于各种高频带 - 的有用
宽度，高性能的存储器系统的应用程序。
该AT49LD3200B后会自动启动异步引导块
电，而与AT49LD3200 ，异步引导块可以是爱科特
氧基团通过模式寄存器设置。
同步DRAM接口，使设计人员能够最大限度地提高系统性能
同时省去了阴影缓慢的异步闪存与高
高速RAM 。
32兆位SFLASH设备被设计为坐同步存储器总线上，并
操作一起SDRAM 。
牧师1940B -FLASH - 11月1日
1
为了最大限度地提高系统的制造吞吐量AT49LD3200 （B ）高功能
加快12伏编程和擦除选项。此外，独立编程周期
单个设备或模块的时间进行了优化与爱特梅尔独特的输入和输出
引脚连续性测试模式。
引脚配置
TSOP （类型II）的
顶视图
VCC
DQ0
VCCQ
DQ16
DQ1
VSSQ
DQ17
DQ2
VCCQ
DQ18
DQ3
VSSQ
DQ19
MR
VCC
DQM
NC
CAS
RAS
CS
字
A12
A11
A10
A0
A1
A2
NC
VCC
NC
DQ4
VSSQ
DQ20
DQ5
VCCQ
DQ21
DQ6
VSSQ
DQ22
DQ7
VCCQ
DQ23
VCC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
VSS
DQ31
VSSQ
DQ15
DQ30
VCCQ
DQ14
DQ29
VSSQ
DQ13
DQ28
VCCQ
DQ12
NC
VSS
NC
VPP
WE
CLK
CKE
A9
A8
A7
A6
A5
A4
A3
NC
VSS
NC
DQ27
VCCQ
DQ11
DQ26
VSSQ
DQ10
DQ25
VCCQ
DQ9
DQ24
VSSQ
DQ8
VSS
2
AT49LD3200(B)
1940B–FLASH–11/01
AT49LD3200(B)
引脚功能说明
针
CLK
CS
CKE
名字
系统时钟
芯片选择
时钟使能
输入功能
活性的上升沿进行采样的所有输入。
禁用或启用的设备操作，除了用屏蔽或使所有输入
CLK和CKE 。
面罩系统时钟从下一个时钟周期冻结操作。 CKE应该是
的至少一个周期之前的新命令启用。禁止输入缓冲器加电
在待机方式下。
行/列地址被复用在相同的针。
行地址： RA
0
RA
12
，列地址： CA
0
CA
6
（ X32 ） ， CA
0
CA
7
(x16)
锁存器与RAS低CLK的上升沿行地址。
启用行访问。
闩锁与中科院低CLK的上升沿列地址。
启用列的访问。
启用模式寄存器设置MR低。 （同时CS ， RAS和CAS低） 。
数据输入编程/擦除。数据输出的读。
电源和地的输入缓冲器和核心逻辑。
电源和地的输出缓冲器。
双字模式/字模式，根据单词的引脚极性（ WORD =高，
双字模式; WORD =低，字模式） 。
过程中的任何设备的操作电和事先应被设置为所期望的状态。
当不需要掩模输出操作的完成突发。
没有连接
使要被写入的芯片。
编程/擦除电源。
A0 - A12
RAS
CAS
MR
DQ0 - DQ31
VCC / VSS
VCCQ / VSSQ
字
地址
行地址选通
列地址选通
模式寄存器设置
数据输入/输出
电源/接地
数据输出电源/接地
X32 / X16模式选择
DQM
NC
WE
VPP
数据输出屏蔽
无连接
写使能
编程/擦除电源引脚
3
1940B–FLASH–11/01
绝对最大额定值*
高温下偏置................................ -55 ° C至+ 125°C
存储温度..................................... -65 ° C至+ 150°C
所有输入电压
（包括NC引脚）
相对于地面.....................................- 0.6V至+ 4.6V
所有输出电压
相对于地面.............................- 0.6V至V
CC
+ 0.6V
在V电压
PP
相对于地面...................................- 0.6V至+ 13.5V
功耗................................................ .............. 1 W
*注意：
强调超越“绝对下上市
最大额定值“，可能会造成永久性损坏
年龄到设备。这是一个值仅为
该器件在这些或任何功能操作
超出所指示的其他条件
本规范的业务部门所不
暗示。暴露在绝对最大额定值
长时间会影响器件的条件
可靠性。
功能框图
DQ0
DQ16
IO缓冲区
DQ15
DQ31
WE
VPP
计划/
抹去
逻辑
添加
行解码器
行缓冲区
8K ×16引导块
SENSE AMP
地址寄存器
CLK
CLK
添加
1M ×32
电池阵列
LRAS
柱缓冲液
列解码器
LCKE
延迟&突发长度
LRAS
LMR
LCAS
注册时间
编程注册
CKE
MR
RAS
CAS
CS
DQM
4
AT49LD3200(B)
1940B–FLASH–11/01
AT49LD3200(B)
直流和交流工作范围
AT49LD3200(B)-10
工作温度
（案例）
V
CC
, V
CCQ
电源
广告
产业
0°C - 70°C
-40°C - 85°C
3.0V至3.6V
AT49LD3200(B)-13
0°C - 70°C
-40°C - 85°C
3.0V至3.6V
AT49LD3200(B)-20
0°C - 70°C
-40°C - 85°C
3.0V至3.6V
DC特性
符号
I
SB1
I
SB2
I
SB3
I
CC
I
IL
I
OL
V
IH
V
IL
V
OH
V
OL
注意事项：
参数
V
CC
待机电流CMOS
V
CC
待机电流TTL
V
CC
主动待机电流
V
CC
工作电流
输入漏电流
输出漏电流（ IO
OUT
禁用）
输入高电压，所有输入
输入低电压，所有输入
输出高电平（逻辑1 ）
输出低电平（逻辑0 ）
条件
CKE = 0 ，T
CC
=分钟
CKE
V
IL
（最大值），叔
CC
=分钟
CS
V
IH
（分钟） ，T
CC
=分钟
t
CC
=最小值，所有输出开
0V
V
IN
V
DD
+ 0.3V
被测= 0V引脚不
(0V
V
OUT
V
DD
MAX ）
在高阻所有输出
记
(1)
记
(2)
I
OH
= -2毫安
I
OL
= 2毫安
-10
-10
2.0
-0.3
2.4
0.4
民
最大
20
20
50
150
10
10
V
DD
+ 0.3
0.8
单位
mA
mA
mA
mA
A
A
V
V
V
V
1. V
IH
（最大值） = 4.6V脉冲宽度
<10
毫微秒处测量脉冲幅度的50％可接受的，脉冲宽度。
2. V
IL
（分钟） = -1.5V脉冲宽度
<10
毫微秒处测量脉冲幅度的50％可接受的，脉冲宽度。
AC运行试验条件
T
A
= 0至70
°
C，V
CC
= 3.3V ±0.3V ，除非另有说明。
参数
(1)
定时的输入/输出信号参考电平
输入信号电平
转换时间（上升&秋季）输入信号
输出负载
注意：
价值
1.4V
V
IH
/V
IL
= 2.4V/0.4V
t
r
/t
f
= 1纳秒/ 1纳秒
LVTTL
1.如果CLK转换时间小于1 ns的时间越长，时序参数应当予以赔偿。添加[ （叔
r
+ t
f
） / 2-1 ] ns的过渡时间
超过1纳秒长。转换时间为V之间测量
IL
（最大值）和V
IH
（最小值） 。
5
1940B–FLASH–11/01
QQ：2880707522 复制
