【特点单2.7V - 3.6V电源双接口架构- 急流串行接口： 40 MHz最大时钟频率（ SPI模式】,IC型号AT45DB1282-CC,AT45DB1282-CC PDF资料,AT45DB1282-CC经销商,ic,电子元器件-51电子网

特点

单2.7V - 3.6V电源

双接口架构

- 急流

串行接口： 40 MHz最大时钟频率

（ SPI模式0和3个兼容频率高达33 MHz的）

- Rapid8

8位接口： 20 MHz的最大时钟频率

页编程操作

- 专用智能编程操作

- 16,384页（ 1056字节/页）主内存

自动化页和块擦除操作

两个1056字节的SRAM数据缓冲区 - 允许接收数据

而重新编程的闪存阵列

通过整个阵列连续读取功能

- 理想的代码映射应用程序

低功耗

- 10毫安有效的读电流典型 - 串行接口

- 12毫安有效的读电流典型 - 8 - bit接口

- 5 μA CMOS待机电流典型

硬件数据保护

安全性： 128字节安全寄存器

- 64字节的用户可编程空间

- 唯一的64字节的设备标识符

100000编程/擦除周期每页典型

数据保留 - 10年

商用和工业温度范围

128-megabit

2.7-volt

双接口

数据闪存

AT45DB1282

初步

描述

该AT45DB1282是2.7伏，双接口顺序存取闪存理想

适合于各种各样的数字支持语音，图像 - ，程序代码和数据的存储

销刀豆网络gurations

引脚名称

SCK / CLK

I / O7 - I / O0

RESET

RDY / BUSY

SER / BYTE

功能

芯片选择

串行时钟/时钟

串行输入

串行输出

8位的输入/输出

硬件页写

保护引脚

芯片复位

就绪/忙

串行/ 8 - bit接口

控制

TSOP顶视图： 1型

RDY / BUSY

RESET

VCC

GND

SCK

SI *

SO *

I/O7*

I/O6*

I/O5*

I/O4*

VCCP *

GNDP *

I/O3*

I/O2*

I/O1*

I/O0*

SER / BYTE *

CLK

CBGA顶视图

NC SER / BYTE NC

I/O7

VCC

I/O6

I/O5

I/O4

I / O2 SCK / CLK GND

I/O1

CS RDY / BUSY WP

I/O0

RESET I / O3

GNDP VCCP

注意：

*可选配使用 - 请参见引脚说明文字

连接信息。

牧师2472C - DFLSH - 11月3日

应用程序。该器件采用爱特梅尔的E

STAC

多级单元（MLC）存储器

技术，该技术允许单个单元来存储的信息提供一个两比特

极具成本效益的高密度闪存。该AT45DB1282支持急流

串行接口和Rapid8 8位接口。急流串行接口的SPI兼容

频率高达33 MHz的。双接口允许一个专用的串行接口是

连接到DSP和专用的8位接口连接到微控制器

反之亦然。然而，使用任何接口纯粹是可选的。它138412032位

内存组织为16,384页，每页1056字节。除了132-

兆的内存， AT45DB1282还包含了1056两片SRAM缓冲器

每个字节。该缓冲器允许数据的接收，而在主存储器中的页面是

被重新编程，以及写入一个连续的数据流。 EEPROM仿真

（位或字节变性）被容易地与一个自包含三个步骤的读 - 修改处理

写操作。不同于与随机访问的普通闪存

多个地址线和并行接口，在数据闪存使用或者是急流串行

接口或8位Rapid8接口以顺序地存取其数据。简单sequen-

TiAl基访问极大地降低了活动的引脚数，简化硬件布局，增加

系统可靠性，最大限度地降低开关噪声，并降低了封装尺寸。该装置是

用在许多商业和工业应用的优化，其中高密度

低引脚数，低电压和低功耗是必不可少的。该器件工作的时钟

频率高达40 MHz的典型有效的读10 mA的电流消耗。

为了让简单的系统内可再编程，该AT45DB1282不需要

高输入电压进行编程。该器件采用单电源供电，

2.7V至3.6V ，为节目和读取操作。该AT45DB1282启用

通过芯片选择引脚（CS ），并通过三线接口，由访问

串行输入（SI ），串行输出（SO ）和串行时钟（SCK ），或8位接口

包括以下各项的输入/输出管脚（I / O 7 - I / O0 ）和时钟管脚（ CLK）。

所有的编程和擦除周期都是自定时的。

框图

闪存阵列

PAGE （ 1056字节）

缓冲器1 （ 1056字节）

缓冲液2 （ 1056字节）

SCK / CLK

RESET

VCC

GND

RDY / BUSY

SER / BYTE

I / O接口

I / O7 - I / O0

存储阵列

以提供最佳的灵活性， AT45DB1282的存储器阵列被划分为三个

粒度，包括行业，块和页面的水平。 “记忆Architec-

TURE图“示出了每一级的击穿，并详细说明的页面数

每扇区和块。所有程序操作的数据闪存出现逐页上

的基础。擦除操作可在块或页级别来执行。

AT45DB1282

2472C–DFLSH–11/03

AT45DB1282

内存架构图

部门架构

扇区0 = 8页

8448字节（ 8K + 256 ）

座建筑

扇区0

块0

1座

页面架构

8页

第0页

第1页

1扇区= 248页

261888字节（ 248K + 7936 ）

部门1

BLOCK 2

块0

第6页

第7页

第8页

BLOCK 30

部门2 = 256页

270,336字节（ 256K + 8K ）

31座

部门3 = 256页

270,336

字节（ 256K + 8K ）

2区

BLOCK 33

1座

BLOCK 32

第9页

第14页

第15页

BLOCK 62

BLOCK 63

BLOCK 64

行业63 = 256页

270,336字节（ 256K + 8K ）

BLOCK 65

第16页

第17页

第18页

行业64 = 256页

270,336字节（ 256K + 8K ）

2046块

2047块

PAGE 16382

PAGE 16,383

块= 8448个字节

(8K + 256)

页= 1056个字节

(1K + 32)

设备操作

该设备的操作是通过来自主处理器的指令控制。列表

说明书和其相关的操作码是通过4，一种有效载于表1

指令开始在CS的后跟适当的8位操作码的下降沿

和期望的缓冲器或主存储器地址位置。当CS引脚为低电平时，将触发

岭大战的SCK / CLK引脚控制操作码的负载和所需的缓冲区或主

通过采用SI （串行输入）引脚或8位的输入引脚存储器地址位置

（ I / O7 - I / O0 ）。所有的指令，地址和数据传送的最显

着位（ MSB）在前。

寻址缓冲区中引用使用的术语BFA10数据表 - BFA0到

表示一个缓冲区内指定一个字节地址所需的11个地址位。主

内存寻址用的术语PA13引用 - PA0和BA10 - BA0 ，

其中， PA13 - PA0表示指定的网页地址所需的14位地址

和BA10 - BA0表示要在指定字节地址需要11位地址

该页面。

读取命令

通过指定适当的操作码，数据可以从主存储器或从读取

任两个SRAM数据缓冲器中的一个。该数据闪存支持急流Rapid8

为模式0和模式3，请参阅“详细的位级读时序”协议

图中这个数据表对每种模式的时钟周期序列的详细信息。

连续阵列读取：

通过对主供给一个初始地址

存储器阵列，该阵列的连续读指令可以被用来依次

通过简单地提供一个时钟信号，从设备读取数据的连续流;没有

附加寻址信息或控制信号需要被提供。该数据闪存

集成了一个内部地址计数器会自动加在每个时钟

循环，使一个连续的读操作，而不会额外地址的需要

序列。要执行连续读取， E8H的操作码，必须移入

设备后面四个地址字节（包括7无关位加上25位

如果使用页面和字节地址序列）和一系列不在乎时钟周期（ 24

串行接口，或者如果使用8位接口19）。的 - 第一个14位（ PA0 PA13 ）

2472C–DFLSH–11/03

25位的地址序列指定给读出页的主存储器阵列，而

最后11位（ BA10 - BA0 ）的25位地址序列指定的起始字节

在页面内解决。在24或19不在乎遵循四个的时钟周期

需要地址的字节来初始化读操作。继不在乎时钟

周期，额外的时钟脉冲的SCK / CLK引脚将导致数据被输出上

任一所述SO （串行输出）引脚或八个输出管脚（I / O7- I / O0 ）。

CS引脚必须的操作码的加载过程中保持较低水平，地址字节，

不在乎字节，并且数据的读取。当一个页面中的主存储器的终端是

在连续阵列读取达到，该设备将继续读书，最好在开头

无延迟的页边界交叉时发生的下一个页面的宁（中

交叉从一个页面的结尾到下一个页面的开始处）。当最后一位

（或字节，如果使用8位接口模式）的主存储器阵列中的已读出的

装置将继续读回的存储器中的第一页的开头。如同

跨越页边界，无延迟，将缠绕时，将发生

阵列到阵列的开头的末端。

在CS引脚从低到高的跳变将终止读操作和三态

输出引脚（SO或I / O 7- I / O0 ）。最大SCK / CLK频率允许的CON-

连续的阵列读取是由F定义

汽车

规范。连续阵列读

绕过两个数据缓冲器和离开缓冲区的内容不变。

主存储器页读：

主存储器页读允许读数据的用户

直接从任一项所述的16384页存储在主存储器中，从而绕过两者的

数据缓冲器和离开该缓冲器中的内容不变。要启动页面读取，一个

D2H的操作码，必须移入器件其次是4字节地址（这

包括7无关位，加上25位的网页和字节地址序列）等一系列

如果使用串行接口或19 ，如果使用8位不在乎时钟周期（ 24间

面）。第14位（ PA13 - PA0 ）的25位地址序列中的指定页

主内存读取，最后11位 - 25位地址的（ BA10 BA0 ）

顺序指定页面内的起始字节地址。在24或19不在乎

后面的4个字节的地址的时钟周期被发送到初始化读操作。

继不在乎字节，在SCK /附加脉冲CLK导致数据输出

不论是从SO （串行输出）引脚或8引脚输出（ I / O7 - I / O0 ）。 CS引脚

必须在操作码的加载过程中保持较低水平，地址字节，不关心

字节，并且数据的读取。当达到在主存储器中的页的结束，则

装置将继续读回在同一页的开头。低到高的转录

习得CS引脚将终止读操作和三态输出引脚（ SO或

I / O7 - I / O0 ）。最大SCK / CLK频率允许的主存储器页

阅读是由F定义

SCK

规范。主存储器页读绕过这两个

数据缓冲器和离开该缓冲器中的内容不变。

缓冲区中读取：

数据可以从任一所述两个缓冲器的读出，使用不同的

操作码指定要读取哪个缓冲区。带串行接口，一个操作码

D4H用于读取来自缓冲器1的数据，并D6H的一个操作码被用来从读出的数据

缓冲器2中同样的8位接口54H的一个操作码被用来从读出的数据

缓冲器1和56H的一个操作码被用于从缓冲器2读出的数据要执行的缓冲器

读操作，操作码必须移入器件其次是4字节地址的COM

珍贵的21无关位和11缓冲区地址位（ BFA10 - BFA0 ）。继

四个地址字节，附加不在乎个字节（一个字节，如果使用串行接口或

两个字节，如果使用8位的接口）的时钟必须在初始化读操作。

由于缓冲区大小为1056个字节，11个缓冲器地址位都需要指定的第

数据的字节被从缓冲区中读出。 CS引脚必须在装载过程中保持较低水平

操作码，地址字节，不在乎字节，数据的读取。当

一缓冲区的末尾为止，所述装置将继续读回的开头

缓冲区。在CS引脚从低到高的跳变将终止读操作和

三态输出引脚（SO或I / O 7 - I / O0 ）。

AT45DB1282

2472C–DFLSH–11/03

AT45DB1282

编程和擦除命令

缓冲区写：

成 - 数据可以从输入引脚（ I / O0 SI或I / O7 ）被移入

无论是缓冲器1或缓冲区2.将数据加载到任何的缓冲区， 1个字节的操作码， 84H缓冲区

1 87H缓冲区2 ，必须移入设备，其次是4字节地址

由21个无关位和11缓冲区地址位（ BFA10 - BFA0 ）。 11

缓冲器地址位用于指定要被写入在缓冲器中的第一个字节。的最后一个地址后

字节被移入器件，数据就可以在随后的时钟主频在

周期。如果数据缓冲区的末尾为止，该装置将绕回的

开始的缓冲液中。数据将继续被加载到缓冲器中，直到一个低到高的

过渡检测CS引脚上。

BUFFER主存储器页编程：

在主先前删除页面

存储器可与任一缓冲器1或缓冲2.亲的内容进行编程

编程时间是由系统选择，通过使用不同的操作码的

一个正常模式和快速模式之间（快速程序选项将消耗更多的

电流）。 1个字节的操作码， 88H缓冲区1 89H缓冲区2 （ 98H缓冲区1快亲

克或99H缓冲区2快速的程序），必须移入器件，其次是4

地址字节包括7不在意位，第14页地址位（ PA13 - PA0 ）表示

在主存储器中指定的页面被写入和11无关位。当一个低到

高的跳变发生在CS引脚，该部分程序存储在缓冲器中的数据

成在主存储器中的指定页面。必要的是在主MEM-页面

储器被编程的是已经使用的擦除中的一个先前已被擦除

命令（页擦除或块擦除）。在页面的编程是在内部自

定时和应在吨的最大时间

正常程序或T

为

快速编程。在此期间，状态寄存器和由RDY / BUSY引脚将indi-

美食，该部分正忙。

页擦除：

在页擦除命令可以用来单独擦除任何页面

主存储器阵列允许缓冲区到主存储器页编程为泌尿道感染，在

lized在以后的时间。要执行页擦除， 81H的操作码必须被加载到

设备，其次是4字节地址由7个无关位，第14页地址

位（ PA13 - PA0 ），在所述主存储器中指定的页面被擦除和11不

关注位。当低到高的转变发生在CS引脚，部分将擦除

所选页面（已擦除状态是逻辑1）。擦除操作是内部自我

定时和应在吨的最大时间

。在此期间，状态寄存器

器和由RDY / BUSY引脚将指示该部分正忙。

BLOCK ERASE ：

的八页的块可以同时被擦除。此命令是

有有用的，当大量的数据要被写入到该设备。这将避免使用

多页擦除命令。要执行块擦除， 50H的操作码必须是

装载到该设备，然后4字节地址由7个无关位，11个

页面地址位（ PA13 -PA3 ）和14无关位。 11页地址位

用于指定的八个页块是要被擦除。当低到高的转变

发生在CS引脚，该部分将擦除八页选定的块。擦除

操作是在内部自定时的，应在吨的最大时间

。中

此时，状态寄存器和由RDY / BUSY引脚将指示该部分正忙。

2472C–DFLSH–11/03

特点

单2.7V - 3.6V电源

双接口架构

- 急流

串行接口： 40 MHz最大时钟频率

（ SPI模式0和3个兼容频率高达33 MHz的）

- Rapid8

8位接口： 20 MHz的最大时钟频率

页编程操作

- 专用智能编程操作

- 16,384页（ 1056字节/页）主内存

自动化页和块擦除操作

两个1056字节的SRAM数据缓冲区 - 允许接收数据

而重新编程的闪存阵列

通过整个阵列连续读取功能

- 理想的代码映射应用程序

低功耗

- 10毫安有效的读电流典型 - 串行接口

- 12毫安有效的读电流典型 - 8 - bit接口

- 5 μA CMOS待机电流典型

硬件数据保护

安全性： 128字节安全寄存器

- 64字节的用户可编程空间

- 唯一的64字节的设备标识符

100000编程/擦除周期每页典型

数据保留 - 10年

商用和工业温度范围

128-megabit

2.7-volt

双接口

数据闪存

AT45DB1282

初步

描述

该AT45DB1282是2.7伏，双接口顺序存取闪存理想

适合于各种各样的数字支持语音，图像 - ，程序代码和数据的存储

销刀豆网络gurations

引脚名称

SCK / CLK

I / O7 - I / O0

RESET

RDY / BUSY

SER / BYTE

功能

芯片选择

串行时钟/时钟

串行输入

串行输出

8位的输入/输出

硬件页写

保护引脚

芯片复位

就绪/忙

串行/ 8 - bit接口

控制

TSOP顶视图： 1型

RDY / BUSY

RESET

VCC

GND

SCK

SI *

SO *

I/O7*

I/O6*

I/O5*

I/O4*

VCCP *

GNDP *

I/O3*

I/O2*

I/O1*

I/O0*

SER / BYTE *

CLK

CBGA顶视图

NC SER / BYTE NC

I/O7

VCC

I/O6

I/O5

I/O4

I / O2 SCK / CLK GND

I/O1

CS RDY / BUSY WP

I/O0

RESET I / O3

GNDP VCCP

注意：

*可选配使用 - 请参见引脚说明文字

连接信息。

牧师2472C - DFLSH - 11月3日

应用程序。该器件采用爱特梅尔的E

STAC

多级单元（MLC）存储器

技术，该技术允许单个单元来存储的信息提供一个两比特

极具成本效益的高密度闪存。该AT45DB1282支持急流

串行接口和Rapid8 8位接口。急流串行接口的SPI兼容

频率高达33 MHz的。双接口允许一个专用的串行接口是

连接到DSP和专用的8位接口连接到微控制器

反之亦然。然而，使用任何接口纯粹是可选的。它138412032位

内存组织为16,384页，每页1056字节。除了132-

兆的内存， AT45DB1282还包含了1056两片SRAM缓冲器

每个字节。该缓冲器允许数据的接收，而在主存储器中的页面是

被重新编程，以及写入一个连续的数据流。 EEPROM仿真

（位或字节变性）被容易地与一个自包含三个步骤的读 - 修改处理

写操作。不同于与随机访问的普通闪存

多个地址线和并行接口，在数据闪存使用或者是急流串行

接口或8位Rapid8接口以顺序地存取其数据。简单sequen-

TiAl基访问极大地降低了活动的引脚数，简化硬件布局，增加

系统可靠性，最大限度地降低开关噪声，并降低了封装尺寸。该装置是

用在许多商业和工业应用的优化，其中高密度

低引脚数，低电压和低功耗是必不可少的。该器件工作的时钟

频率高达40 MHz的典型有效的读10 mA的电流消耗。

为了让简单的系统内可再编程，该AT45DB1282不需要

高输入电压进行编程。该器件采用单电源供电，

2.7V至3.6V ，为节目和读取操作。该AT45DB1282启用

通过芯片选择引脚（CS ），并通过三线接口，由访问

串行输入（SI ），串行输出（SO ）和串行时钟（SCK ），或8位接口

包括以下各项的输入/输出管脚（I / O 7 - I / O0 ）和时钟管脚（ CLK）。

所有的编程和擦除周期都是自定时的。

框图

闪存阵列

PAGE （ 1056字节）

缓冲器1 （ 1056字节）

缓冲液2 （ 1056字节）

SCK / CLK

RESET

VCC

GND

RDY / BUSY

SER / BYTE

I / O接口

I / O7 - I / O0

存储阵列

以提供最佳的灵活性， AT45DB1282的存储器阵列被划分为三个

粒度，包括行业，块和页面的水平。 “记忆Architec-

TURE图“示出了每一级的击穿，并详细说明的页面数

每扇区和块。所有程序操作的数据闪存出现逐页上

的基础。擦除操作可在块或页级别来执行。

AT45DB1282

2472C–DFLSH–11/03

AT45DB1282

内存架构图

部门架构

扇区0 = 8页

8448字节（ 8K + 256 ）

座建筑

扇区0

块0

1座

页面架构

8页

第0页

第1页

1扇区= 248页

261888字节（ 248K + 7936 ）

部门1

BLOCK 2

块0

第6页

第7页

第8页

BLOCK 30

部门2 = 256页

270,336字节（ 256K + 8K ）

31座

部门3 = 256页

270,336

字节（ 256K + 8K ）

2区

BLOCK 33

1座

BLOCK 32

第9页

第14页

第15页

BLOCK 62

BLOCK 63

BLOCK 64

行业63 = 256页

270,336字节（ 256K + 8K ）

BLOCK 65

第16页

第17页

第18页

行业64 = 256页

270,336字节（ 256K + 8K ）

2046块

2047块

PAGE 16382

PAGE 16,383

块= 8448个字节

(8K + 256)

页= 1056个字节

(1K + 32)

设备操作

该设备的操作是通过来自主处理器的指令控制。列表

说明书和其相关的操作码是通过4，一种有效载于表1

指令开始在CS的后跟适当的8位操作码的下降沿

和期望的缓冲器或主存储器地址位置。当CS引脚为低电平时，将触发

岭大战的SCK / CLK引脚控制操作码的负载和所需的缓冲区或主

通过采用SI （串行输入）引脚或8位的输入引脚存储器地址位置

（ I / O7 - I / O0 ）。所有的指令，地址和数据传送的最显

着位（ MSB）在前。

寻址缓冲区中引用使用的术语BFA10数据表 - BFA0到

表示一个缓冲区内指定一个字节地址所需的11个地址位。主

内存寻址用的术语PA13引用 - PA0和BA10 - BA0 ，

其中， PA13 - PA0表示指定的网页地址所需的14位地址

和BA10 - BA0表示要在指定字节地址需要11位地址

该页面。

读取命令

通过指定适当的操作码，数据可以从主存储器或从读取

任两个SRAM数据缓冲器中的一个。该数据闪存支持急流Rapid8

为模式0和模式3，请参阅“详细的位级读时序”协议

图中这个数据表对每种模式的时钟周期序列的详细信息。

连续阵列读取：

通过对主供给一个初始地址

存储器阵列，该阵列的连续读指令可以被用来依次

通过简单地提供一个时钟信号，从设备读取数据的连续流;没有

附加寻址信息或控制信号需要被提供。该数据闪存

集成了一个内部地址计数器会自动加在每个时钟

循环，使一个连续的读操作，而不会额外地址的需要

序列。要执行连续读取， E8H的操作码，必须移入

设备后面四个地址字节（包括7无关位加上25位

如果使用页面和字节地址序列）和一系列不在乎时钟周期（ 24

串行接口，或者如果使用8位接口19）。的 - 第一个14位（ PA0 PA13 ）

2472C–DFLSH–11/03

25位的地址序列指定给读出页的主存储器阵列，而

最后11位（ BA10 - BA0 ）的25位地址序列指定的起始字节

在页面内解决。在24或19不在乎遵循四个的时钟周期

需要地址的字节来初始化读操作。继不在乎时钟

周期，额外的时钟脉冲的SCK / CLK引脚将导致数据被输出上

任一所述SO （串行输出）引脚或八个输出管脚（I / O7- I / O0 ）。

CS引脚必须的操作码的加载过程中保持较低水平，地址字节，

不在乎字节，并且数据的读取。当一个页面中的主存储器的终端是

在连续阵列读取达到，该设备将继续读书，最好在开头

无延迟的页边界交叉时发生的下一个页面的宁（中

交叉从一个页面的结尾到下一个页面的开始处）。当最后一位

（或字节，如果使用8位接口模式）的主存储器阵列中的已读出的

装置将继续读回的存储器中的第一页的开头。如同

跨越页边界，无延迟，将缠绕时，将发生

阵列到阵列的开头的末端。

在CS引脚从低到高的跳变将终止读操作和三态

输出引脚（SO或I / O 7- I / O0 ）。最大SCK / CLK频率允许的CON-

连续的阵列读取是由F定义

汽车

规范。连续阵列读

绕过两个数据缓冲器和离开缓冲区的内容不变。

主存储器页读：

主存储器页读允许读数据的用户

直接从任一项所述的16384页存储在主存储器中，从而绕过两者的

数据缓冲器和离开该缓冲器中的内容不变。要启动页面读取，一个

D2H的操作码，必须移入器件其次是4字节地址（这

包括7无关位，加上25位的网页和字节地址序列）等一系列

如果使用串行接口或19 ，如果使用8位不在乎时钟周期（ 24间

面）。第14位（ PA13 - PA0 ）的25位地址序列中的指定页

主内存读取，最后11位 - 25位地址的（ BA10 BA0 ）

顺序指定页面内的起始字节地址。在24或19不在乎

后面的4个字节的地址的时钟周期被发送到初始化读操作。

继不在乎字节，在SCK /附加脉冲CLK导致数据输出

不论是从SO （串行输出）引脚或8引脚输出（ I / O7 - I / O0 ）。 CS引脚

必须在操作码的加载过程中保持较低水平，地址字节，不关心

字节，并且数据的读取。当达到在主存储器中的页的结束，则

装置将继续读回在同一页的开头。低到高的转录

习得CS引脚将终止读操作和三态输出引脚（ SO或

I / O7 - I / O0 ）。最大SCK / CLK频率允许的主存储器页

阅读是由F定义

SCK

规范。主存储器页读绕过这两个

数据缓冲器和离开该缓冲器中的内容不变。

缓冲区中读取：

数据可以从任一所述两个缓冲器的读出，使用不同的

操作码指定要读取哪个缓冲区。带串行接口，一个操作码

D4H用于读取来自缓冲器1的数据，并D6H的一个操作码被用来从读出的数据

缓冲器2中同样的8位接口54H的一个操作码被用来从读出的数据

缓冲器1和56H的一个操作码被用于从缓冲器2读出的数据要执行的缓冲器

读操作，操作码必须移入器件其次是4字节地址的COM

珍贵的21无关位和11缓冲区地址位（ BFA10 - BFA0 ）。继

四个地址字节，附加不在乎个字节（一个字节，如果使用串行接口或

两个字节，如果使用8位的接口）的时钟必须在初始化读操作。

由于缓冲区大小为1056个字节，11个缓冲器地址位都需要指定的第

数据的字节被从缓冲区中读出。 CS引脚必须在装载过程中保持较低水平

操作码，地址字节，不在乎字节，数据的读取。当

一缓冲区的末尾为止，所述装置将继续读回的开头

缓冲区。在CS引脚从低到高的跳变将终止读操作和

三态输出引脚（SO或I / O 7 - I / O0 ）。

AT45DB1282

2472C–DFLSH–11/03

AT45DB1282

编程和擦除命令

缓冲区写：

成 - 数据可以从输入引脚（ I / O0 SI或I / O7 ）被移入

无论是缓冲器1或缓冲区2.将数据加载到任何的缓冲区， 1个字节的操作码， 84H缓冲区

1 87H缓冲区2 ，必须移入设备，其次是4字节地址

由21个无关位和11缓冲区地址位（ BFA10 - BFA0 ）。 11

缓冲器地址位用于指定要被写入在缓冲器中的第一个字节。的最后一个地址后

字节被移入器件，数据就可以在随后的时钟主频在

周期。如果数据缓冲区的末尾为止，该装置将绕回的

开始的缓冲液中。数据将继续被加载到缓冲器中，直到一个低到高的

过渡检测CS引脚上。

BUFFER主存储器页编程：

在主先前删除页面

存储器可与任一缓冲器1或缓冲2.亲的内容进行编程

编程时间是由系统选择，通过使用不同的操作码的

一个正常模式和快速模式之间（快速程序选项将消耗更多的

电流）。 1个字节的操作码， 88H缓冲区1 89H缓冲区2 （ 98H缓冲区1快亲

克或99H缓冲区2快速的程序），必须移入器件，其次是4

地址字节包括7不在意位，第14页地址位（ PA13 - PA0 ）表示

在主存储器中指定的页面被写入和11无关位。当一个低到

高的跳变发生在CS引脚，该部分程序存储在缓冲器中的数据

成在主存储器中的指定页面。必要的是在主MEM-页面

储器被编程的是已经使用的擦除中的一个先前已被擦除

命令（页擦除或块擦除）。在页面的编程是在内部自

定时和应在吨的最大时间

正常程序或T

为

快速编程。在此期间，状态寄存器和由RDY / BUSY引脚将indi-

美食，该部分正忙。

页擦除：

在页擦除命令可以用来单独擦除任何页面

主存储器阵列允许缓冲区到主存储器页编程为泌尿道感染，在

lized在以后的时间。要执行页擦除， 81H的操作码必须被加载到

设备，其次是4字节地址由7个无关位，第14页地址

位（ PA13 - PA0 ），在所述主存储器中指定的页面被擦除和11不

关注位。当低到高的转变发生在CS引脚，部分将擦除

所选页面（已擦除状态是逻辑1）。擦除操作是内部自我

定时和应在吨的最大时间

。在此期间，状态寄存器

器和由RDY / BUSY引脚将指示该部分正忙。

BLOCK ERASE ：

的八页的块可以同时被擦除。此命令是

有有用的，当大量的数据要被写入到该设备。这将避免使用

多页擦除命令。要执行块擦除， 50H的操作码必须是

装载到该设备，然后4字节地址由7个无关位，11个

页面地址位（ PA13 -PA3 ）和14无关位。 11页地址位

用于指定的八个页块是要被擦除。当低到高的转变

发生在CS引脚，该部分将擦除八页选定的块。擦除

操作是在内部自定时的，应在吨的最大时间

。中

此时，状态寄存器和由RDY / BUSY引脚将指示该部分正忙。

2472C–DFLSH–11/03