【特点单2.5V或2.7V至3.6V电源急流串行接口： 66 MHz最大时钟频率- 兼容SPI模式0和】,IC型号AT45DB081D-SSU-2.5,AT45DB081D-SSU-2.5 PDF资料,AT45DB081D-SSU-2.5经销商,ic,电子元器件-51电子网

特点

单2.5V或2.7V至3.6V电源

急流

串行接口： 66 MHz最大时钟频率

- 兼容SPI模式0和3

用户可配置的页面大小

- 每页256字节

- 每页264字节

页编程操作

- 智能编程操作

- 4096页（二百六十四分之二百五十六字节/页）主内存

灵活的擦除选项

- 页擦除（ 256字节）

- 块擦除（ 2字节）

- 扇区擦除（ 64字节）

- 芯片擦除（ 8兆比特）

两个SRAM数据缓冲区（ 264分之256字节）

- 允许数据的接收，同时重新编程的闪存阵列

通过整个阵列连续读取功能

- 理想的代码映射应用程序

低功耗

- 7毫安有效的读电流典型

- 25 μA待机电流典型

- 5 μA深层关机典型

硬件和软件数据保护功能

- 个别部门

部门锁定的安全代码和数据存储

- 个别部门

安全性： 128字节安全寄存器

- 64字节的用户可编程空间

- 唯一的64字节的设备标识符

JEDEC标准制造商和设备ID读

100000编程/擦除周期每页最低

数据保留 - 20岁

工业温度范围

绿色（无铅/无卤化物/ RoHS标准）的包装选项

8-megabit

2.5伏或

2.7-volt

数据闪存

AT45DB081D

1.描述

该AT45DB081D是2.5V或2.7V ，串行接口闪存产品适合于

各种各样的数字支持语音，图像 - ，程序代码和数据存储应用。

该AT45DB081D支持要求非常急流应用的串行接口

高速操作。急流串行接口SPI的兼容频率高达

66兆赫。其8650752比特的存储器被组织为4096页的256字节或

264字节每个。除了在主存储器中， AT45DB081D还包含两个

每个264分之256字节的SRAM缓冲器。该缓冲器允许而数据的接收

在主存储器页面进行重新编程，以及写入的连续

数据流。 EEPROM仿真（位或字节变性）很容易与自我处理

包含三个步骤的读 - 修改 - 写操作。不同于传统的闪存memo-

被访问随机与多个地址线和并行接口里斯，

3596E–DFLASH–02/07

该数据闪存采用了急流串行接口按顺序访问其数据。简单sequen-

TiAl基访问极大地降低了活动的引脚数，简化硬件设计，提高了系统的

可靠性，最大限度地降低开关噪声，并降低了封装尺寸。该器件的应用进行了优化

在许多商业和工业应用中，高密度，低引脚数，低电压

和低功耗是必不可少的。

以允许简单的系统重新编程，该AT45DB081D并不需要高输入

电压进行编程。该器件采用单电源， 2.5V至3.6V或2.7V

到3.6V，同时为程序和读取操作。该AT45DB081D通过启用

片选引脚（ CS）和访问通过一个三线接口，包括串行输入的（ SI ），

串行输出（ SO ）和串行时钟（ SCK ）。

所有的编程和擦除周期都是自定时的。

2.引脚配置和引脚

图2-1 。

MLF顶视图

SCK

RESET

图2-2 。

GND

VCC

数据闪存卡

(1)

通过包顶视图

7 6

5 4 3 2 1

注意：

1.见AT45DCB001D数据。

图2-3 。

SOIC顶视图

SCK

RESET

GND

VCC

AT45DB081D

3596E–DFLASH–02/07

AT45DB081D

表2-1 。

符号

销刀豆网络gurations

名称和功能

片选：

断言CS引脚选择设备。

当

CS引脚置为无效，该装置

都将被取消，通常被放置在待机模式下（没有深度掉电模式），

和输出引脚（SO ）将处于高阻抗状态。

当

取消选择器件，数据

不会对输入引脚（ SI ）接受。

在CS引脚从高电平到低电平的转换才能启动的操作，以及低到高

结束的动作过渡是必需的。

当

结束一个内部自定时操作，如

编程或擦除周期内，设备将无法进入待机模式，直到完成

操作。

串行时钟：

该引脚用于提供一个时钟的装置和用于控制流

数据和从该装置。目前SI引脚上的命令，地址和数据的输入始终是

锁定在SCK的上升沿，而在SO引脚输出数据总是同步输出

SCK的下降沿。

串行输入：

SI引脚被用于将数据转移到器件中。 SI引脚用于所有的数据输入

包括命令和地址序列。 SI引脚上的数据总是锁定在上升

SCK的边缘。如果SER / BYTE引脚始终驱动为低电平时， SI引脚应该是一个“无连接” 。

串行输出：

SO引脚用来转移数据从设备。在SO引脚上的数据始终是

同步输出SCK的下降沿。如果SER / BYTE引脚始终驱动为低电平时， SO引脚

应该是一个“无连接” 。

写保护：

当

该

引脚置位，保护由部门指定的所有部门

保护寄存器将被保护，以防止程序及不管是否擦除操作

在启动扇区保护命令已发出或没有。该

引脚功能

独立软件控制的保护方法。后

引脚变为低电平时，

的扇区保护寄存器的内容不能被修改。

如果进行编程或擦除命令被发送到该设备，而

引脚置，该装置

会简单地忽略命令并执行任何操作。该设备将返回到空闲状态

一旦CS已被拉高。在启动扇区保护命令和部门

锁定命令，但是，将被该装置识别时的

引脚置位。

该

引脚在内部上拉，高，可能会悬空，如果硬件控制保护将

不能被使用。然而，建议该

销也可以从外部连接到V

只要有可能。

RESET ：

在复位引脚（ RESET ）低的状态将终止正在进行的操作和复位

内部状态机到空闲状态。该装置将保持在复位状态，只要

低水平存在于RESET引脚。正常操作就可以恢复，一旦RESET引脚

带回高电平。

该器件集成了一个内部上电复位电路，所以有在没有任何限制

上电序列中RESET引脚。如果此引脚和功能都没有使用推荐

该RESET引脚的外部驱动高。

器件电源：

在V

销是用来提供电源电压的装置。

在无效的V操作

电压可能产生虚假的结果，不应该试图。

地面：

用于电源的接地参考。接地应连接到系统

地面上。

断言

状态

TYPE

低

输入

SCK

–

输入

–

输入

–

产量

低

输入

RESET

低

输入

GND

–

动力

地

3596E–DFLASH–02/07

3.框图

闪存阵列

页面（二百六十四分之二百五十六字节）

缓冲器1（ 264分之256字节）

缓冲液2 （ 264分之256字节）

SCK

RESET

VCC

GND

I / O接口

4.内存阵列

以提供最佳的灵活性， AT45DB081D的存储器阵列被划分为三个级别的粒度，包括的

扇区，块和页面。在“内存体系结构图”显示了每个级别的细分，并详细介绍了

每扇区和块页数。所有程序操作的数据闪存出现逐页的基础上。擦除

操作可以在芯片，扇区，块或页级别来执行。

图4-1 。

内存架构图

座建筑

扇形

块0

1座

BLOCK 2

扇形

架构

扇形

0a =

网页

2048 / 2112字节

页面架构

网页

块0

第0页

第1页

扇形

0B = 248页

63,488 / 65,472字节

第6页

第7页

页面

块

扇形

1 = 256页

65,536 / 67,584字节

块

扇形

2 = 256页

65,536/67,584

字节

扇形

1座

块

第9页

第14页

第15页

BLOCK 62

BLOCK 63

BLOCK 64

扇形

14 = 256页

65,536 / 67,584字节

BLOCK 65

第16页

第17页

第18页

扇形

15 = 256页

65,536 / 67,584字节

BLOCK 510

BLOCK 511

第4094

页面4,095

块= 2048 / 2112字节

页=二百六十四分之二百五十六字节

AT45DB081D

3596E–DFLASH–02/07

AT45DB081D

5.设备操作

该设备的操作是通过来自主处理器的指令控制。的指令的列表

与它们相关联的操作码中包含

表15-1第28页

通过

表15-7上

第31页。

有效的指令开始的CS其次是适当的8位下降沿

操作码和所需的缓冲或主存储器地址位置。

而

CS引脚为低电平时，将触发

岭大战SCK引脚控制操作码的负载和所需的缓冲区或主内存

通过SI（串行输入）引脚地址位置。所有的指令，地址和数据都是反式

ferred最显著位（ MSB）开始。

缓冲区寻址的数据闪存标准的页面大小（ 264字节）的被引用

使用的术语BFA8数据表 - BFA0表示指定所需的9位地址

缓冲区内的字节地址。主内存寻址时使用的术语引用

PA11 - PA0和BA8 - BA0 ，其中PA11 - PA0表示要desig-所需的12位地址

内特页地址和BA8 - BA0表示指定字节所需的9位地址

在页面内解决。

对于二进制页面大小“ 2的幂” （ 256字节）的缓冲区中被引用地址

使用传统的术语BFA7数据表 - BFA0来表示8位地址

到缓冲器中指定一个字节地址必需的。主内存寻址引用

使用的术语A19 - A0 ， A19在哪里 - A8表示，以desig-所需的12位地址

内特页地址和A7 - A0表示指定字节所需的8位地址

在页面中解决。

6.读取命令

通过指定适当的操作码，数据可以从主存储器或从读取任

1两个SRAM数据缓冲区。该数据闪存支持模式0和激流协议

模式3，请参阅“详细的位级读时序”图中这个数据表

于每种模式的时钟周期序列的详细信息。

6.1

连续阵列读取（旧命令： E8H ）：高达66 MHz的

通过提供一个初始地址的主存储器阵列，该阵列的连续读

命令可以被用来从该设备通过顺序地读出的数据的连续流

简单地提供一个时钟信号的装置;没有额外的寻址信息或控制信号需要

来提供。该数据闪存集成了一个内部地址计数器将自动

计数器每个时钟周期，使一个连续的读操作，而不需要

额外的地址序列。从数据闪存标准的页面进行连续读取

大小（ 264字节）， E8H的操作码，必须移入器件后跟三个地址

个字节（它包括24位页和字节地址序列）和4-不在乎字节。该

第12位（ PA11 - PA0 ）的21位的地址序列的指定主MEM-的哪一页

储器阵列中读取数据，最后9位（ BA8 - BA0 ）的21位地址序列指定

在页面内起始字节地址。从二进制页面尺寸进行连续读

（ 256字节），操作码（ E8H ）必须移入器件后跟三个地址字节

4不在乎字节。第12位（ A19 - A8 ）的20位序列指定的页面

主存储器阵列中读取数据，最后8位 - 20位地址序列（ A7 A0 ）

指定页内的起始字节地址。不在乎跟着地址字节

字节需要初始化读操作。继不在乎字节，额外的时钟

SCK引脚上的脉冲会导致数据上的SO （串行输出）引脚输出。

CS引脚必须的操作码的加载过程中保持较低水平，地址字节，不关心

字节，并且数据的读取。

当

期间达到在主存储器中的页的结束

3596E–DFLASH–02/07

特点

单2.5V或2.7V至3.6V电源

急流串行接口： 66 MHz最大时钟频率

- 兼容SPI模式0和3

用户可配置的页面大小

- 每页256字节

- 每页264字节

- 页面大小可在工厂预先配置为256字节

页编程操作

- 智能编程操作

- 4096页（二百六十四分之二百五十六字节/页）主内存

灵活的擦除选项

- 页擦除（ 256字节）

- 块擦除（ 2字节）

- 扇区擦除（ 64字节）

- 芯片擦除（ 8兆比特）

两个SRAM数据缓冲区（ 264分之256字节）

- 允许数据的接收，同时重新编程的闪存阵列

通过整个阵列连续读取功能

- 理想的代码映射应用程序

低功耗

- 7毫安有效的读电流典型

- 25 μA待机电流典型

- 15 μA深层关机典型

硬件和软件数据保护功能

- 个别部门

部门锁定的安全代码和数据存储

- 个别部门

安全性： 128字节安全寄存器

- 64字节的用户可编程空间

- 唯一的64字节的设备标识符

JEDEC标准制造商和设备ID读

100000编程/擦除周期每页最低

数据保留 - 20岁

工业温度范围

绿色（无铅/无卤化物/ RoHS标准）的包装选项

8-megabit

2.5伏或

2.7-volt

数据闪存

AT45DB081D

1.描述

该AT45DB081D是2.5V或2.7V ，串行接口闪存产品适合于

各种各样的数字支持语音，图像 - ，程序代码和数据存储应用。

该AT45DB081D支持要求非常急流应用的串行接口

高速操作。急流串行接口SPI的兼容频率高达

66兆赫。其8650752比特的存储器被组织为4096页的256字节或

264字节每个。除了在主存储器中， AT45DB081D还包含两个

每个264分之256字节的SRAM缓冲器。该缓冲器允许而数据的接收

在主存储器页面进行重新编程，以及写入的连续

数据流。 EEPROM仿真（位或字节变性）很容易与自我处理

包含三个步骤的读 - 修改 - 写操作。不同于传统的闪存memo-

被访问随机与多个地址线和并行接口里斯，

3596L–DFLASH–04/09

该数据闪存采用了急流串行接口按顺序访问其数据。简单sequen-

TiAl基访问极大地降低了活动的引脚数，简化硬件设计，提高了系统的

可靠性，最大限度地降低开关噪声，并降低了封装尺寸。该器件的应用进行了优化

在许多商业和工业应用中，高密度，低引脚数，低电压

和低功耗是必不可少的。

以允许简单的系统重新编程，该AT45DB081D并不需要高输入

电压进行编程。该器件采用单电源， 2.5V至3.6V或2.7V

到3.6V，同时为程序和读取操作。该AT45DB081D通过启用

片选引脚（ CS）和访问通过一个三线接口，包括串行输入的（ SI ），

串行输出（ SO ）和串行时钟（ SCK ）。

所有的编程和擦除周期都是自定时的。

2.引脚配置和引脚

图2-1 。

MLF （ VDFN ）顶视图

SCK

RESET

GND

VCC

图2-2 。

SOIC顶视图

SCK

RESET

GND

VCC

注意：

1.对MLF封装的底部的金属焊盘是浮动的。这种垫可以是“无连接”

或连接到GND 。

AT45DB081D

3596L–DFLASH–04/09

AT45DB081D

表2-1 。

符号

销刀豆网络gurations

名称和功能

片选：

断言CS引脚选择设备。当CS引脚置为无效，该装置

都将被取消，通常被放置在待机模式下（没有深度掉电模式），

和输出引脚（SO ）将处于高阻抗状态。当设备被取消，数据

不会对输入引脚（ SI ）接受。

在CS引脚从高电平到低电平的转换才能启动的操作，以及低到高

结束的动作过渡是必需的。当结束一个内部自定时操作，如

编程或擦除周期内，设备将无法进入待机模式，直到完成

操作。

串行时钟：

该引脚用于提供一个时钟的装置和用于控制流

数据和从该装置。目前SI引脚上的命令，地址和数据的输入始终是

锁定在SCK的上升沿，而在SO引脚输出数据总是同步输出

SCK的下降沿。

串行输入：

SI引脚被用于将数据转移到器件中。 SI引脚用于所有的数据输入

包括命令和地址序列。 SI引脚上的数据总是锁定在上升

SCK的边缘。

串行输出：

SO引脚用来转移数据从设备。在SO引脚上的数据始终是

同步输出SCK的下降沿。

写保护：

当WP引脚置位，所有部门保护由部门指定

保护寄存器将受到保护，免遭程序也不管擦除操作

是否启用扇区保护命令已发出或没有。 WP引脚功能

独立软件控制的保护方法。之后， WP引脚变为低电平时，

的扇区保护寄存器的内容不能被修改。

如果一个编程或擦除命令发出到设备，而WP引脚置，该装置

会简单地忽略命令并执行任何操作。该设备将返回到空闲状态

一旦CS已被拉高。在启动扇区保护命令和部门

锁定命令，不过，将在该设备所认可时， WP引脚被置位。

WP引脚在内部上拉，高，可能会悬空，如果硬件控制保护将

不能被使用。但是，我们建议在WP引脚也可以从外部连接到V

只要有可能。

RESET ：

在复位引脚（ RESET ）低的状态将终止正在进行的操作和复位

内部状态机到空闲状态。该装置将保持在复位状态，只要

低水平存在于RESET引脚。正常操作就可以恢复，一旦RESET引脚

带回高电平。

该器件集成了一个内部上电复位电路，所以有在没有任何限制

上电序列中RESET引脚。如果此引脚和功能都没有使用推荐

该RESET引脚的外部驱动高。

器件电源：

在V

销是用来提供电源电压的装置。

在无效的V操作

电压可能产生虚假的结果，不应该试图。

地面：

用于电源的接地参考。接地应连接到系统

地面上。

断言

状态

TYPE

低

输入

SCK

–

输入

–

输入

产量

低

输入

RESET

低

输入

GND

–

动力

地

3596L–DFLASH–04/09

3.框图

闪存阵列

页面（二百六十四分之二百五十六字节）

缓冲器1（ 264分之256字节）

缓冲液2 （ 264分之256字节）

SCK

RESET

VCC

GND

I / O接口

4.内存阵列

以提供最佳的灵活性， AT45DB081D的存储器阵列被划分为三个级别的粒度，包括的

扇区，块和页面。在“内存体系结构图”显示了每个级别的细分，并详细介绍了

每扇区和块页数。所有程序操作的数据闪存出现逐页的基础上。擦除

操作可以在芯片，扇区，块或页级别来执行。

图4-1 。

内存架构图

座建筑

行业0A

行业0B

块0

1座

BLOCK 2

部门架构

行业0A = 8页

2048 / 2112字节

页面架构

8页

块0

第0页

第1页

部门0B = 248页

63,488 / 65,472字节

第6页

第7页

第8页

BLOCK 30

31座

部门1 = 256页

65,536 / 67,584字节

BLOCK 33

部门2 = 256页

65,536/67,584

字节

部门1

1座

BLOCK 32

第9页

第14页

第15页

BLOCK 62

BLOCK 63

BLOCK 64

行业14 = 256页

65,536 / 67,584字节

BLOCK 65

第16页

第17页

第18页

行业15 = 256页

65,536 / 67,584字节

BLOCK 510

BLOCK 511

第4094

页面4,095

块= 2048 / 2112字节

页=二百六十四分之二百五十六字节

AT45DB081D

3596L–DFLASH–04/09

AT45DB081D

5.设备操作

该设备的操作是通过来自主处理器的指令控制。的指令的列表

与它们相关联的操作码中包含

表15-1第28页

通过

表15-7上

第31页。

有效的指令开始的CS其次是适当的8位下降沿

操作码和所需的缓冲或主存储器地址位置。当CS引脚为低电平时，将触发

岭大战SCK引脚控制操作码的负载和所需的缓冲区或主内存

通过SI（串行输入）引脚地址位置。所有的指令，地址和数据都是反式

ferred最显著位（ MSB）开始。

缓冲区寻址的数据闪存标准的页面大小（ 264字节）的被引用

使用的术语BFA8数据表 - BFA0表示指定所需的9位地址

缓冲区内的字节地址。主内存寻址时使用的术语引用

PA11 - PA0和BA8 - BA0 ，其中PA11 - PA0表示要desig-所需的12位地址

内特页地址和BA8 - BA0表示指定字节所需的9位地址

在页面内解决。

对于二进制页面大小“ 2的幂” （ 256字节）的缓冲区中被引用地址

使用传统的术语BFA7数据表 - BFA0来表示8位地址

到缓冲器中指定一个字节地址必需的。主内存寻址引用

使用的术语A19 - A0 ， A19在哪里 - A8表示，以desig-所需的12位地址

内特页地址和A7 - A0表示指定字节所需的8位地址

在页面中解决。

6.读取命令

通过指定适当的操作码，数据可以从主存储器或从读取任

1两个SRAM数据缓冲区。该数据闪存支持模式0和激流协议

模式3，请参阅“详细的位级读时序”图中这个数据表

于每种模式的时钟周期序列的详细信息。

6.1

连续阵列读取（旧命令： E8H ）：高达66 MHz的

通过提供一个初始地址的主存储器阵列，该阵列的连续读

命令可以被用来从该设备通过顺序地读出的数据的连续流

简单地提供一个时钟信号的装置;没有额外的寻址信息或控制信号需要

来提供。该数据闪存集成了一个内部地址计数器将自动

计数器每个时钟周期，使一个连续的读操作，而不需要

额外的地址序列。从数据闪存标准的页面进行连续读取

大小（ 264字节）， E8H的操作码，必须移入器件后跟三个地址

个字节（它包括24位页和字节地址序列）和4-不在乎字节。该

第12位（ PA11 - PA0 ）的21位的地址序列的指定主MEM-的哪一页

储器阵列中读取数据，最后9位（ BA8 - BA0 ）的21位地址序列指定

在页面内起始字节地址。从二进制页面尺寸进行连续读

（ 256字节），操作码（ E8H ）必须移入器件后跟三个地址字节

4不在乎字节。第12位（ A19 - A8 ）的20位序列指定的页面

主存储器阵列中读取数据，最后8位 - 20位地址序列（ A7 A0 ）

指定页内的起始字节地址。不在乎跟着地址字节

字节需要初始化读操作。继不在乎字节，额外的时钟

SCK引脚上的脉冲会导致数据上的SO （串行输出）引脚输出。

CS引脚必须的操作码的加载过程中保持较低水平，地址字节，不关心

字节，并且数据的读取。当在一个被达到，主存储器中的页的结束

3596L–DFLASH–04/09

特点

单2.5V或2.7V至3.6V电源

急流

串行接口： 66 MHz最大时钟频率

- 兼容SPI模式0和3

用户可配置的页面大小

- 每页256字节

- 每页264字节

- 页面大小可在工厂预先配置为256字节

页编程操作

- 智能编程操作

- 4096页（二百六十四分之二百五十六字节/页）主内存

灵活的擦除选项

- 页擦除（ 256字节）

- 块擦除（ 2字节）

- 扇区擦除（ 64字节）

- 芯片擦除（ 8兆比特）

两个SRAM数据缓冲区（ 264分之256字节）

- 允许数据的接收，同时重新编程的闪存阵列

通过整个阵列连续读取功能

- 理想的代码映射应用程序

低功耗

- 7毫安有效的读电流典型

- 25 μA待机电流典型

- 5 μA深层关机典型

硬件和软件数据保护功能

- 个别部门

部门锁定的安全代码和数据存储

- 个别部门

安全性： 128字节安全寄存器

- 64字节的用户可编程空间

- 唯一的64字节的设备标识符

JEDEC标准制造商和设备ID读

100000编程/擦除周期每页最低

数据保留 - 20岁

工业温度范围

绿色（无铅/无卤化物/ RoHS标准）的包装选项

8-megabit

2.5伏或

2.7-volt

数据闪存

AT45DB081D

1.描述

该AT45DB081D是2.5V或2.7V ，串行接口闪存产品适合于

各种各样的数字支持语音，图像 - ，程序代码和数据存储应用。

该AT45DB081D支持要求非常急流应用的串行接口

高速操作。急流串行接口SPI的兼容频率高达

66兆赫。其8650752比特的存储器被组织为4096页的256字节或

264字节每个。除了在主存储器中， AT45DB081D还包含两个

每个264分之256字节的SRAM缓冲器。该缓冲器允许而数据的接收

在主存储器页面进行重新编程，以及写入的连续

数据流。 EEPROM仿真（位或字节变性）很容易与自我处理

包含三个步骤的读 - 修改 - 写操作。不同于传统的闪存memo-

被访问随机与多个地址线和并行接口里斯，

3596I–DFLASH–4/08

该数据闪存采用了急流串行接口按顺序访问其数据。简单sequen-

TiAl基访问极大地降低了活动的引脚数，简化硬件设计，提高了系统的

可靠性，最大限度地降低开关噪声，并降低了封装尺寸。该器件的应用进行了优化

在许多商业和工业应用中，高密度，低引脚数，低电压

和低功耗是必不可少的。

以允许简单的系统重新编程，该AT45DB081D并不需要高输入

电压进行编程。该器件采用单电源， 2.5V至3.6V或2.7V

到3.6V，同时为程序和读取操作。该AT45DB081D通过启用

片选引脚（ CS）和访问通过一个三线接口，包括串行输入的（ SI ），

串行输出（ SO ）和串行时钟（ SCK ）。

所有的编程和擦除周期都是自定时的。

2.引脚配置和引脚

图2-1 。

MLF （ VDFN ）顶视图

SCK

RESET

GND

VCC

图2-2 。

SOIC顶视图

SCK

RESET

GND

VCC

注意：

1.对MLF封装的底部的金属焊盘是浮动的。这种垫可以是“无连接”

或连接到GND 。

AT45DB081D

3596I–DFLASH–4/08

AT45DB081D

表2-1 。

符号

销刀豆网络gurations

名称和功能

片选：

断言CS引脚选择设备。当CS引脚置为无效，该装置

都将被取消，通常被放置在待机模式下（没有深度掉电模式），

和输出引脚（SO ）将处于高阻抗状态。当设备被取消，数据

不会对输入引脚（ SI ）接受。

在CS引脚从高电平到低电平的转换才能启动的操作，以及低到高

结束的动作过渡是必需的。当结束一个内部自定时操作，如

编程或擦除周期内，设备将无法进入待机模式，直到完成

操作。

串行时钟：

该引脚用于提供一个时钟的装置和用于控制流

数据和从该装置。目前SI引脚上的命令，地址和数据的输入始终是

锁定在SCK的上升沿，而在SO引脚输出数据总是同步输出

SCK的下降沿。

串行输入：

SI引脚被用于将数据转移到器件中。 SI引脚用于所有的数据输入

包括命令和地址序列。 SI引脚上的数据总是锁定在上升

SCK的边缘。

串行输出：

SO引脚用来转移数据从设备。在SO引脚上的数据始终是

同步输出SCK的下降沿。

写保护：

当WP引脚置位，所有部门保护由部门指定

保护寄存器将被保护，以防止程序及不管是否擦除操作

在启动扇区保护命令已发出或没有。 WP引脚功能

独立软件控制的保护方法。之后， WP引脚变为低电平时，

的扇区保护寄存器的内容不能被修改。

如果一个编程或擦除命令发出到设备，而WP引脚置，该装置

会简单地忽略命令并执行任何操作。该设备将返回到空闲状态

一旦CS已被拉高。在启动扇区保护命令和部门

锁定命令，不过，将在该设备所认可时， WP引脚被置位。

WP引脚在内部上拉，高，可能会悬空，如果硬件控制保护将

不能被使用。但是，我们建议在WP引脚也可以从外部连接到V

只要有可能。

RESET ：

在复位引脚（ RESET ）低的状态将终止正在进行的操作和复位

内部状态机到空闲状态。该装置将保持在复位状态，只要

低水平存在于RESET引脚。正常操作就可以恢复，一旦RESET引脚

带回高电平。

该器件集成了一个内部上电复位电路，所以有在没有任何限制

上电序列中RESET引脚。如果此引脚和功能都没有使用推荐

该RESET引脚的外部驱动高。

器件电源：

在V

销是用来提供电源电压的装置。

在无效的V操作

电压可能产生虚假的结果，不应该试图。

地面：

用于电源的接地参考。接地应连接到系统

地面上。

断言

状态

TYPE

低

输入

SCK

–

输入

–

输入

–

产量

低

输入

RESET

低

输入

GND

–

动力

地

3596I–DFLASH–4/08

3.框图

闪存阵列

页面（二百六十四分之二百五十六字节）

缓冲器1（ 264分之256字节）

缓冲液2 （ 264分之256字节）

SCK

RESET

VCC

GND

I / O接口

4.内存阵列

以提供最佳的灵活性， AT45DB081D的存储器阵列被划分为三个级别的粒度，包括的

扇区，块和页面。在“内存体系结构图”显示了每个级别的细分，并详细介绍了

每扇区和块页数。所有程序操作的数据闪存出现逐页的基础上。擦除

操作可以在芯片，扇区，块或页级别来执行。

图4-1 。

内存架构图

座建筑

扇形

块0

1座

BLOCK 2

扇形

架构

扇形

0a =

网页

2048 / 2112字节

页面架构

网页

块0

第0页

第1页

扇形

0B = 248页

63,488 / 65,472字节

第6页

第7页

页面

块

扇形

1 = 256页

65,536 / 67,584字节

块

扇形

2 = 256页

65,536/67,584

字节

扇形

1座

块

第9页

第14页

第15页

BLOCK 62

BLOCK 63

BLOCK 64

扇形

14 = 256页

65,536 / 67,584字节

BLOCK 65

第16页

第17页

第18页

扇形

15 = 256页

65,536 / 67,584字节

BLOCK 510

BLOCK 511

第4094

页面4,095

块= 2048 / 2112字节

页=二百六十四分之二百五十六字节

AT45DB081D

3596I–DFLASH–4/08

AT45DB081D

5.设备操作

该设备的操作是通过来自主处理器的指令控制。的指令的列表

与它们相关联的操作码中包含

表15-1第28页

通过

表15-7上

第31页。

有效的指令开始的CS其次是适当的8位下降沿

操作码和所需的缓冲或主存储器地址位置。当CS引脚为低电平时，将触发

岭大战SCK引脚控制操作码的负载和所需的缓冲区或主内存

通过SI（串行输入）引脚地址位置。所有的指令，地址和数据都是反式

ferred最显著位（ MSB）开始。

缓冲区寻址的数据闪存标准的页面大小（ 264字节）的被引用

使用的术语BFA8数据表 - BFA0表示指定所需的9位地址

缓冲区内的字节地址。主内存寻址时使用的术语引用

PA11 - PA0和BA8 - BA0 ，其中PA11 - PA0表示要desig-所需的12位地址

内特页地址和BA8 - BA0表示指定字节所需的9位地址

在页面内解决。

对于二进制页面大小“ 2的幂” （ 256字节）的缓冲区中被引用地址

使用传统的术语BFA7数据表 - BFA0来表示8位地址

到缓冲器中指定一个字节地址必需的。主内存寻址引用

使用的术语A19 - A0 ， A19在哪里 - A8表示，以desig-所需的12位地址

内特页地址和A7 - A0表示指定字节所需的8位地址

在页面中解决。

6.读取命令

通过指定适当的操作码，数据可以从主存储器或从读取任

1两个SRAM数据缓冲区。该数据闪存支持模式0和激流协议

模式3，请参阅“详细的位级读时序”图中这个数据表

于每种模式的时钟周期序列的详细信息。

6.1

连续阵列读取（旧命令： E8H ）：高达66 MHz的

通过提供一个初始地址的主存储器阵列，该阵列的连续读

命令可以被用来从该设备通过顺序地读出的数据的连续流

简单地提供一个时钟信号的装置;没有额外的寻址信息或控制信号需要

来提供。该数据闪存集成了一个内部地址计数器将自动

计数器每个时钟周期，使一个连续的读操作，而不需要

额外的地址序列。从数据闪存标准的页面进行连续读取

大小（ 264字节）， E8H的操作码，必须移入器件后跟三个地址

个字节（它包括24位页和字节地址序列）和4-不在乎字节。该

第12位（ PA11 - PA0 ）的21位的地址序列的指定主MEM-的哪一页

储器阵列中读取数据，最后9位（ BA8 - BA0 ）的21位地址序列指定

在页面内起始字节地址。从二进制页面尺寸进行连续读

（ 256字节），操作码（ E8H ）必须移入器件后跟三个地址字节

4不在乎字节。第12位（ A19 - A8 ）的20位序列指定的页面

主存储器阵列中读取数据，最后8位 - 20位地址序列（ A7 A0 ）

指定页内的起始字节地址。不在乎跟着地址字节

字节需要初始化读操作。继不在乎字节，额外的时钟

SCK引脚上的脉冲会导致数据上的SO （串行输出）引脚输出。

CS引脚必须的操作码的加载过程中保持较低水平，地址字节，不关心

字节，并且数据的读取。当在一个被达到，主存储器中的页的结束

3596I–DFLASH–4/08

特点

单2.5V或2.7V至3.6V电源

急流串行接口： 66MHz的最大时钟频率

- 兼容SPI模式0和3

用户可配置的页面大小

- 256字节每页

- 264字节每页

- 页面大小可在工厂预先配置为256字节

页编程操作

- 智能编程操作

- 4096页（ 264分之256字节/页）主内存

灵活的擦除选项

- 页擦除（ 256字节）

- 块擦除（ 2字节）

- 扇区擦除（ 64字节）

- 芯片擦除（ 8Mbits ）

两个SRAM数据缓冲区（ 256 / 264字节）

- 允许数据的接收，同时重新编程的闪存阵列

通过整个阵列连续读取功能

- 理想的代码映射应用程序

低功耗

- 7毫安有效的读电流典型

- 25μA待机电流典型

- 15μA深度掉电典型

硬件和软件数据保护功能

- 个别部门

部门锁定的安全代码和数据存储

- 个别部门

安全性： 128字节安全寄存器

- 64字节的用户可编程空间

- 唯一的64字节的设备标识符

JEDEC标准制造商和设备ID读

100000编程/擦除周期每页最低

数据保留 - 20岁

工业温度范围

绿色（无铅/无卤化物/ RoHS标准）的包装选项

8-megabit

2.5V或2.7V

数据闪存

AT45DB081D

1.描述

该Adesto

AT45DB081D是2.5V或2.7V ，串行接口闪存

非常适用于种类繁多的数字支持语音，图像 - ，程序代码和数据stor-的

年龄的应用程序。该AT45DB081D支持急流

串行接口

应用要求非常高的速度操作。急流串行接口SPI的COM

兼容的频率高达66MHz的。其8650752位的内存被组织成

4096页的256字节或每264个字节。除了主存储器，所述

AT45DB081D还包含每个256 / 264字节的两片SRAM缓冲器。缓冲区

允许数据的接收，而在主存储器中的页面进行重新编程，

以及写入一个连续的数据流。 EEPROM仿真（位或字节alterabil-

性）是很容易用一个自包含三个步骤的读 - 修改 - 写操作进行处理。

不同于与多个随机访问的传统闪存

3596O–DFLASH–1/2013

地址线和并行接口，所述Adesto

数据闪存

采用了急流串行接口

顺序地访问其数据。简单的顺序访问极大地减少了主动销

算，有利于硬件布局，提高了系统的可靠性，最大限度地降低开关噪声，并

减小封装尺寸。该装置被用在许多商业和工业应用的优化

的阳离子，其中高密度，低引脚数，低电压和低功耗是必不可少的。

以允许简单的系统重新编程，该AT45DB081D并不需要高输入

电压进行编程。该器件采用单电源， 2.5V至3.6V或2.7V

到3.6V，同时为程序和读取操作。该AT45DB081D通过启用

片选引脚（ CS）和访问通过一个三线接口，包括串行输入的（ SI ），

串行输出（ SO ）和串行时钟（ SCK ）。

所有的编程和擦除周期都是自定时的。

2.引脚配置和引脚

图2-1 。

MLF （ VDFN ）顶视图

SCK

RESET

GND

VCC

图2-2 。

SOIC顶视图

SCK

RESET

GND

VCC

注意：

1.对MLF封装的底部的金属焊盘是浮动的。这种垫可以是“无连接”

或连接到GND

AT45DB081D

3596O–DFLASH–1/2013

AT45DB081D

表2-1 。

符号

销刀豆网络gurations

名称和功能

片选：

断言CS引脚选择设备。当CS引脚置为无效，该装置

都将被取消，通常被放置在待机模式下（没有深度掉电模式），

和输出引脚（SO ）将处于高阻抗状态。当设备被取消，数据

不会对输入引脚（ SI ）接受。

在CS引脚从高电平到低电平的转换才能启动的操作，以及低到高

结束的动作过渡是必需的。当结束一个内部自定时操作，如

编程或擦除周期内，设备将无法进入待机模式，直到完成

操作。

串行时钟：

该引脚用于提供一个时钟的装置和用于控制流

数据和从该装置。目前SI引脚上的命令，地址和数据的输入始终是

锁定在SCK的上升沿，而在SO引脚输出数据总是同步输出

SCK的下降沿。

串行输入：

SI引脚被用于将数据转移到器件中。 SI引脚用于所有的数据输入

包括命令和地址序列。 SI引脚上的数据总是锁定在上升

SCK的边缘。

串行输出：

SO引脚用来转移数据从设备。在SO引脚上的数据始终是

同步输出SCK的下降沿。

写保护：

当WP引脚置位，所有部门保护由部门指定

保护寄存器将受到保护，免遭程序也不管擦除操作

是否启用扇区保护命令已发出或没有。 WP引脚功能

独立软件控制的保护方法。之后， WP引脚变为低电平时，

的扇区保护寄存器的内容不能被修改。

如果一个编程或擦除命令发出到设备，而WP引脚置，该装置

会简单地忽略命令并执行任何操作。该设备将返回到空闲状态

一旦CS已被拉高。在启动扇区保护命令和部门

锁定命令，不过，将在该设备所认可时， WP引脚被置位。

WP引脚在内部上拉，高，可能会悬空，如果硬件控制保护将

不能被使用。但是，我们建议在WP引脚也可以从外部连接到V

只要有可能。

RESET ：

在复位引脚（ RESET ）低的状态将终止正在进行的操作和复位

内部状态机到空闲状态。该装置将保持在复位状态，只要

低水平存在于RESET引脚。正常操作就可以恢复，一旦RESET引脚

带回高电平。

该器件集成了一个内部上电复位电路，所以有在没有任何限制

上电序列中RESET引脚。如果此引脚和功能都没有使用推荐

该RESET引脚的外部驱动高。

器件电源：

在V

销是用来提供电源电压的装置。

在无效的V操作

电压可能产生虚假的结果，不应该试图。

地面：

用于电源的接地参考。接地应连接到系统

地面上。

断言

状态

TYPE

低

输入

SCK

–

输入

–

输入

产量

低

输入

RESET

低

输入

GND

–

动力

地

3596O–DFLASH–1/2013

3.框图

闪存阵列

PAGE （ 256 / 264字节）

缓冲器1 （ 256 / 264字节）

缓冲液2 （ 256 / 264字节）

SCK

RESET

VCC

GND

I / O接口

4.内存阵列

以提供最佳的灵活性， AT45DB081D的存储器阵列被划分为三个级别的粒度，包括的

扇区，块和页面。在“内存体系结构图”显示了每个级别的细分，并详细介绍了

每扇区和块页数。所有程序操作的数据闪存出现逐页的基础上。擦除

操作可以在芯片，扇区，块或页级别来执行。

图4-1 。

内存架构图

座建筑

行业0A

块0

1座

BLOCK 2

部门0B = 248页

63,488 / 65,472字节

部门架构

行业0A = 8页

2048 / 2112字节

页面架构

8页

块0

第0页

第1页

行业0B

第6页

BLOCK 30

第7页

第8页

第9页

部门1 = 256页

65,536 / 67,584字节

31座

BLOCK 33

部门2 = 256页

65,536 / 67,584字节

部门1

1座

BLOCK 32

第14页

第15页

BLOCK 62

BLOCK 63

BLOCK 64

第16页

第17页

第18页

行业14 = 256页

65,536 / 67,584字节

BLOCK 65

行业15 = 256页

65,536 / 67,584字节

BLOCK 510

BLOCK 511

第4094

页面4,095

块= 2048 / 2112字节

页= 264分之256字节

AT45DB081D

3596O–DFLASH–1/2013

AT45DB081D

5.设备操作

该设备的操作是通过来自主处理器的指令控制。的指令的列表

与它们相关联的操作码中包含

表15-1第27页

通过

表15-7上

第30页。

有效的指令开始的CS其次是适当的8位下降沿

操作码和所需的缓冲或主存储器地址位置。当CS引脚为低电平时，将触发

岭大战SCK引脚控制操作码的负载和所需的缓冲区或主内存

通过SI（串行输入）引脚地址位置。所有的指令，地址和数据都是反式

ferred最显著位（ MSB）开始。

缓冲器寻址的数据闪存标准页面大小（ 264字节）中的数据 - 被引用

使用的术语BFA8片 - BFA0表示指定所需的9位地址

缓冲区内的字节地址。主内存寻址时使用的术语引用

PA11 - PA0和BA8 - BA0 ，其中PA11 - PA0表示要desig-所需的12位地址

内特页地址和BA8 - BA0表示指定字节所需的9位地址

在页面内解决。

对于二进制页面大小“ 2的幂” （ 256字节）的缓冲区中的数据 - 被引用地址

使用传统的术语BFA7片 - BFA0表示所需的8位地址

到缓冲器中指定一个字节地址。主内存寻址使用引用

术语A19 - A0 ， A19在哪里 - A8表示指定页面所需的12位地址

地址和A7 - A0表示要在指定字节地址所需的8位地址

一个页面。

6.读取命令

通过指定适当的操作码，数据可以从主存储器或从读取任

1两个SRAM数据缓冲区。该数据闪存支持模式0和激流协议

模式3，请参阅“详细的位级读时序”图中这个数据表

于每种模式的时钟周期序列的详细信息。

6.1

连续阵列读取（旧命令： E8H ）：高达66MHz的

通过提供一个初始地址的主存储器阵列，该阵列的连续读

命令可以被用来从该设备通过顺序地读出的数据的连续流

简单地提供一个时钟信号的装置;没有额外的寻址信息或控制信号需要

来提供。该数据闪存集成了一个内部地址计数器将自动

计数器每个时钟周期，使一个连续的读操作，而不需要

额外的地址序列。从数据闪存标准的页面进行连续读取

大小（ 264字节）， E8H的操作码，必须移入器件后跟三个地址

个字节（它包括24位页和字节地址序列）和4不在意字节。

第12位（ PA11 - PA0 ）的21位的地址序列的指定主的哪一页

存储阵列中读取数据，最后9位（ BA8 - BA0 ）的21位地址序列指定

在页面内的起始字节地址。从二进制页面进行连续读取

大小（ 256字节），操作码（ E8H ）必须移入器件后跟三个地址

字节和4不在意字节。第12位（ A19 - A8）的20比特的序列指定哪些

主存储器阵列的页面，阅读，最后8位 - 20位地址（ A7 A0 ）

顺序指定页面内的起始字节地址。不在乎遵循字节

需要地址的字节来初始化读操作。继不在乎字节，额外

tional时钟脉冲SCK引脚会导致数据上的SO （串行输出）引脚输出。

CS引脚必须的操作码的加载过程中保持较低水平，地址字节，不关心

字节，并且数据的读取。当在一个被达到，主存储器中的页的结束

3596O–DFLASH–1/2013