【特点2.7V至3.6V单电源急流串行接口： 66 MHz最大时钟频率- 兼容SPI模式0和3用户可配】,IC型号AT45DB021D_07,AT45DB021D_07 PDF资料,AT45DB021D

特点

2.7V至3.6V单电源

急流

串行接口： 66 MHz最大时钟频率

- 兼容SPI模式0和3

用户可配置的页面大小

- 每页256字节

- 每页264字节

页编程操作

- 智能编程操作

- 1024页（二百六十四分之二百五十六字节/页）主内存

灵活的擦除选项

- 页擦除（ 256字节）

- 块擦除（ 2字节）

- 擦除扇区（32字节）

- 芯片擦除（ 2兆）

一个SRAM数据缓冲区（ 264分之256字节）

通过整个阵列连续读取功能

- 理想的代码映射应用程序

低功耗

- 7毫安有效的读电流典型

- 25 μA待机电流典型

- 5 μA深度掉电典型

硬件和软件数据保护功能

- 个别部门

部门锁定的安全代码和数据存储

- 个别部门

安全性： 128字节安全寄存器

- 64字节的用户可编程空间

- 唯一的64字节的设备标识符

JEDEC标准制造商和设备ID读

100000编程/擦除周期每页最低

数据保留 - 20岁

工业温度范围

绿色（无铅/无卤化物/ RoHS标准）的包装选项

2-megabit

2.7-volt

数据闪存

AT45DB021D

初步

1.描述

该AT45DB021D是2.7V ，串行接口闪存非常适合宽

各种数字支持语音，图像 - ，程序代码和数据存储应用。该

AT45DB021D支持要求非常高的应用急流串行接口

速度操作。急流串行接口SPI的频率兼容多达66

兆赫。其2162688位存储器组织为1024页，每页256字节或264

每个字节。除了在主存储器中， AT45DB021D还包含一个

的二百六十四分之二百五十六字节的SRAM缓存。 EEPROM仿真（位或字节变性）是很容易

带有自包含三个步骤的读 - 修改 - 写操作进行处理。不像conven-

了与多个地址线和一个随机访问tional闪存

并行接口时，数据闪存

采用了急流串行接口依次

访问其数据。简单的顺序访问极大地降低了活动的引脚数，

有利于硬件布局，提高了系统的可靠性，最大限度地降低开关噪声，

并降低了封装尺寸。

3638B–DFLASH–02/07

该装置被用在许多商业和工业应用的优化，其中高树突

sity ，低引脚数，低电压和低功耗是必不可少的。

以允许简单的系统重新编程，该AT45DB021D并不需要高输入

电压进行编程。该器件采用单电源供电， 2.7V至3.6V ，对于工作

两个程序和读取操作。该AT45DB021D通过片选引脚启用

（ CS ），并通过一个三线接口，包括串行输入（ SI ）中，串行输出访问

（SO ）和串行时钟（SCK ）。

所有的编程和擦除周期都是自定时的。

2.引脚配置和引脚

表2-1 。

符号

销刀豆网络gurations

断言

状态

TYPE

名称和功能

片选：

断言CS引脚选择设备。当CS引脚置为无效，该设备将被取消

并且通常被放置在待机模式下（未深度掉电模式），并且在输出引脚（SO ）将在一个

高阻抗状态。当设备被取消，数据不会被输入引脚（ SI ）接受。

在CS引脚从高电平到低电平的转换才能启动的操作，以及由低到高的转变要求

结束的操作。当结束一个内部自定时操作，如编程或擦除周期中，设备

不会进入待机模式，直到操作完成。

串行时钟：

该引脚用于提供一个时钟的装置和用于控制数据的流入和流出

该设备。命令，出现在SI引脚地址，并输入数据总是锁定在SCK的上升沿，

而在SO引脚输出数据总是同步输出SCK的下降沿。

串行输入：

SI引脚被用于将数据转移到器件中。 SI引脚用于所有的数据输入，包括

命令和地址序列。 SI引脚上的数据总是锁定在SCK的上升沿。

串行输出：

SO引脚用来转移数据从设备。在SO引脚上的数据总是同步输出

SCK的下降沿。

写保护：

当WP引脚置位，所有部门保护的扇区保护寄存器指定会

加以保护，防止程序也不管擦除操作是否启用扇区保护命令

已签发与否。 WP引脚功能独立于软件控制的保护方法。后

WP引脚变低，扇区保护寄存器的内容不能被修改。

低

输入

SCK

–

输入

–

输入

产量

如果一个编程或擦除命令被发出，而WP引脚被置设备，该设备将简单地忽略

该命令并执行任何操作。该设备将返回到空闲状态，一旦CS引脚一直

拉高。在启动扇区保护命令和部门锁定的命令，不过，将

认识到该设备时， WP引脚被置位。

WP引脚在内部上拉，高，可能会悬空，如果硬件控制的保护将不会被使用。

但是，我们建议在WP引脚也可以从外部连接到V

只要有可能。

RESET ：

在复位引脚（ RESET ）低的状态将终止正在进行的操作，并复位内部状态

机到空闲状态。该装置只要将保持在复位状态为低电平是存在于RESET

引脚。正常操作就可以恢复，一旦RESET引脚被拉回到较高水平。

该器件集成了一个内部上电复位电路，所以有在RESET引脚上没有任何限制

上电序列。如果此引脚和功能都没有使用，建议RESET引脚驱动为高电平

外部。

器件电源：

在V

销是用来提供电源电压的装置。

在无效的V操作

电压可能产生虚假的结果，不应该试图。

地面：

用于电源的接地参考。接地应连接到系统接地。

低

输入

RESET

低

输入

GND

–

动力

地

AT45DB021D [初步]

3638B–DFLASH–02/07

AT45DB021D [初步]

图2-1 。

SOIC顶视图

SCK

RESET

GND

VCC

图2-2 。

MLF顶视图

(1)

SCK

RESET

GND

VCC

注意：

1.对MLF封装的底部的金属焊盘是浮动的。这种垫可以是“无连接”，或连接到GND 。

3.框图

闪存阵列

页面（二百六十四分之二百五十六字节）

BUFFER （二百六十四分之二百五十六BYTES ）

SCK

RESET

VCC

GND

I / O接口

3638B–DFLASH–02/07

4.内存阵列

以提供最佳的灵活性， AT45DB021D的存储器阵列被划分为三个等级

粒度，包括行业，块和页面。在“内存体系结构图” illus-

trates每个级别的故障，并详细说明的每个扇区和块的页数。所有

程序操作的数据闪存出现在页面上逐页的基础。在擦除操作

将在芯片，部门，块或页级执行。

图4-1 。

内存架构图

座建筑

扇形

块0

1座

BLOCK 2

扇形

架构

扇形

0a =

网页

2048 / 2112字节

页面架构

网页

块0

第0页

第1页

扇形

0B = 120页

31,744/32,726

字节

第6页

第7页

页面

13座

14座

16座

扇形

1座

扇形

1 = 128页

32,768/33,792

字节

15座

第9页

第14页

第15页

28座

29座

扇形

6 = 128页

32,768/33,792

字节

块

第16页

第17页

第18页

扇形

7 = 128页

32,768/33,792

字节

BLOCK 126

BLOCK 127

PAGE 1022

PAGE 1023

块= 1024 / 1056字节

页=二百六十四分之二百五十六字节

5.设备操作

该设备的操作是通过来自主处理器的指令控制。的指令的列表

与它们相关联的操作码中包含

表15-1至15-7 。

有效教学

开始于CS的下降沿后跟适当的8位的操作码和所需的缓冲

或主内存地址的位置。当CS引脚为低电平，触发SCK引脚控制

装载操作码，并通过在SI所需的缓冲器或主存储器地址位置

（串行输入）引脚。所有的指令，地址和数据传送的最显著

位（ MSB）在前。

缓冲区寻址的数据闪存标准的页面大小（ 264字节）的被引用

使用的术语BFA8数据表 - BFA0表示指定所需的9位地址

缓冲区内的字节地址。主内存寻址时使用的术语引用

PA9 - PA0和BA8 - BA0 ，其中PA9 - PA0表示指定所需的10位地址

网页地址和BA8 - BA0表示指定字节地址所需的9位地址

内的页面。

对于二进制页面大小（256字节）中的“第2电源”时，缓冲器寻址中所引用的

使用传统的术语BFA7数据表 - BFA0来表示8位地址

到缓冲器中指定一个字节地址必需的。主内存寻址引用

使用的术语A17 - A0 ， A17在哪里 - A8表示，以desig-所需的10位地址

内特页地址和A7 - A0表示指定字节所需的8位地址

在页面中解决。

AT45DB021D [初步]

3638B–DFLASH–02/07

AT45DB021D [初步]

6.读取命令

通过指定适当的操作码，数据可以从主存储器或从读取

SRAM的数据缓冲器。该数据闪存支持模式0和模式3急流协议，请

请参阅“详细的位级读时序”图中这个数据表上的时钟细节

循环序列的每个模式。

6.1

连续阵列读取（旧命令 - E8H ）：高达66 MHz的

通过提供一个初始地址的主存储器阵列，该阵列的连续读

命令可以被用来从该设备通过顺序地读出的数据的连续流

简单地提供一个时钟信号的装置;没有额外的寻址信息或控制信号需要

来提供。该数据闪存集成了一个内部地址计数器将自动

计数器每个时钟周期，使一个连续的读操作，而不需要

额外的地址序列。从数据闪存标准的页面进行连续读取

大小（ 264字节）， E8H的操作码，必须移入器件后跟三个地址

个字节（它包括24位页和字节地址序列）和4-不在乎字节。该

第10位 - 19位的地址序列（ PA9 PA0 ）指定在主存储器中的页面

阵列中读取数据，最后9位（ BA8 - BA0 ）的19位地址序列指定开始

在页面内的字节地址。从二进制文件页面大小进行连续读取（ 256

字节），操作码（ E8H ）必须移入器件后跟三个地址字节和4

不在乎字节。第10位（ A17 - A8）的18比特序列的指定的页

主存储器阵列读取，最后8位（ A7 - A0 ）的18位地址序列指定

在页面内的起始字节地址。不在乎后面的地址字节是字节

初始化读操作需要。继不在乎字节，额外的时钟脉冲

SCK引脚会导致数据上的SO （串行输出）引脚输出。

CS引脚必须的操作码的加载过程中保持较低水平，地址字节，不关心

字节，并且数据的读取。当在一个被达到，主存储器中的页的结束

连续阵列读取，所述装置将继续读取下一个页面的开始

没有延迟页边界交叉（从一个页面末尾的交叉过程中发生的

到下一个页面的开始处）。当主存储器阵列中的最后一位被读出，

所述装置将继续读回的存储器中的第一页的开头。与交叉

荷兰国际集团在页面边界，无延迟，将的结束缠绕时，将发生

阵列到阵列的开头。

在CS引脚从低到高的跳变将终止读操作和三态输出

引脚（SO ）。对于连续阵列的最大SCK频率允许读取被定义

这架F

CAR1

规范。连续阵列读绕过数据缓冲器和离开

缓冲区不变的内容。

6.2

连续阵列读取（高频率模式 - 0BH ）：高达66 MHz的

该命令可以用串行接口用于读取存储器阵列中顺序地在主

在高速模式中的任何时钟频率高达最大指定为f

CAR1

。要执行

与页大小连续读阵列设置为264字节时，CS必须首先被断言然后一个

操作码0BH必须移入器件后跟三个地址字节和一个虚拟的

字节。第10位（ PA9 - PA0 ）的19位地址序列指定的哪一页

主存储器阵列中读取数据，并在最后9位（ BA8 - BA0 ）的19位的地址序列的光谱

IFY的页面内的起始字节地址。与页大小进行连续读

设置为256字节，操作码， 0BH ，必须移入器件后跟三个地址

字节（ A17 - A0 ）和一个空字节。继空字节，额外的时钟脉冲的

SCK引脚将导致数据上的SO （串行输出）引脚输出。

3638B–DFLASH–02/07