特点
单2.7V - 3.6V电源
串行接口架构
页编程操作
- 单周期重新编程（擦除和编程）
- 512页（ 264字节/页）主内存
可选页和块擦除操作
一个264字节的SRAM数据缓冲区
内部的计划和控制的定时器
快速页编程时间 - 7毫秒典型
120
s
典型的页面缓冲传输时间
低功耗
- 4毫安有效的读电流典型
– 2
A
CMOS待机电流典型
13 MHz的最大时钟频率
硬件数据保护功能
串行外设接口（ SPI ）兼容 - 模式0和3
CMOS和TTL兼容输入和输出
商用和工业温度范围
1-Megabit
2.7伏只
串行
数据闪存
AT45DB011
初步
描述
该AT45DB011是一个只有2.7伏，串行接口闪存适合于-系
TEM重新编程。其1081344位存储器组织为512页， 264
每个字节。除了在主存储器中， AT45DB011还包含一个SRAM
264字节的数据缓冲器。不同于被访问随机传统的闪存
domly具有多个地址线和并行接口，所述数据闪存使用串行
接口以顺序地存取其数据。简单的串行接口有利于硬
（续）
销刀豆网络gurations
引脚名称
CS
SCK
SI
SO
WP
RESET
RDY / BUSY
功能
芯片选择
串行时钟
串行输入
串行输出
硬件页
写保护引脚
芯片复位
就绪/忙
PLCC
CS
NC
NC
GND
VCC
NC
NC
SOIC
SI
SCK
RESET
CS
1
2
3
4
8
7
6
5
SO
GND
VCC
WP
TSSOP顶视图
类型1
RDY / BUSY
RESET
WP
VCC
GND
SCK
SO
1
2
3
4
5
6
7
14
13
12
11
10
9
8
CS
NC
NC
NC
NC
NC
SI
NC
NC
DC
DC
NC
NC
NC
14
15
16
17
18
19
20
SCK
SI
SO
NC
NC
NC
NC
NC
NC
5
6
7
8
9
10
11
12
13
4
3
2
1
32
31
30
AT45DB011
初步16-
兆位2.7伏
只有串行
数据闪存
29
28
27
26
25
24
23
22
21
WP
RESET
RDY / BUSY
NC
NC
NC
NC
NC
NC
牧师1103C -08 / 98
注： PLCC封装引脚16
和17 DO NOT CONNECT
1
洁具布局，提高了系统的可靠性，减少开关
中的噪声，并减少封装尺寸和积极的引脚数。
该装置被用在许多商业优化和
工业应用的高密度，低引脚数，
低电压和低功耗是必不可少的。典型应用
系统蒸发散的数据闪存的数字化语音存储，图像
存储和数据的存储。该器件工作的时钟
频率高达13 MHz的典型的读操作工作电流
为4 mA消耗。
为了让简单的系统内可重编程中，
AT45DB011不要求高输入电压为亲
编程。该器件采用单电源工作支持
P LY ， 2. 7V至3 6V ，福尔波个T他的公关OGR是一个可怕
操作。该AT45DB011通过芯片使能
通过三线接口选择引脚（ CS）和访问
由串行输入（ SI ）中，串行输出（ SO ）和
串行时钟（ SCK ） 。
所有的编程周期是自定时的，并没有单独的
编程前擦除周期。
框图
WP
闪存阵列
PAGE （ 264字节）
缓冲器（ 264字节）
SCK
CS
RESET
V
CC
GND
RDY / BUSY
I / O接口
SI
SO
存储阵列
为了提供最佳的灵活性，对存储器阵列
AT45DB011分为三个级别的粒度的COM
撬部门，块和页面。内存架构设计师用手工
tecture图说明了每个级别的细分和
详细说明的每个扇区和块的页数。所有亲
克操作的数据闪存出现逐页上
基础;然而，可选的擦除操作可per-
形成在所述块或页级别。
2
AT45DB011
AT45DB011
内存架构图
部门架构
0扇区= 2112字节（ 2K + 64 ）
扇区0
座建筑
块0
1座
BLOCK 2
3座
部门1
块0
8页
页面架构
第0页
第1页
第6页
第7页
第8页
29座
BLOCK 30
31座
BLOCK 32
BLOCK 33
34座
1座
第9页
1扇区= 65472字节（ 62K + 1984）
第14页
第15页
第16页
2区
第17页
第18页
部门2 = 67,584字节（ 64K + 2K ）
61座
BLOCK 62
BLOCK 63
块= 2112个字节
(2K + 64)
509页
510页
511页
页= 264个字节
(256 + 8)
设备操作
该设备的操作是由从指令控制
主处理器。的指令和他们的相关的列表
操作码中包含的表1，表2，一种有效的指令
化开始的CS后跟了合下降沿
priate 8位操作码和所需的缓冲或主存储器
地址位置。当CS引脚为低电平，触发SCK信号
引脚控制的操作码和所需的装
通过SI缓存或主内存地址位置
（串行输入）引脚。所有的指令，地址和数据是
传送具有最显著位（MSB ）在前。
位数据被送到初始化读操作。继
32无关位，附加脉冲在SCK的结果串行
数据被输出到SO （串行输出）引脚。 CS引脚
必须在操作码的装载过程中保持低，
地址位，和数据的读出。时的一个末端
在主存储器达到在主存储器页
页读，该设备将继续读取在开始
在同一页的。低到高的跳变CS引脚上会
终止读操作和三态SO引脚。
缓冲区中读取：
数据可以从数据缓冲器中读出
使用54H的操作码。要执行缓冲区读取，八
操作码的位数必须跟15无关位，
9个地址位，以及8无关位。由于缓冲
大小为264字节，九位地址（ BFA8 - BFA0 ）是
需要指定数据的第一个字节从读
缓冲区。 CS引脚必须在加载过程中保持较低水平
操作码，地址位，不在乎位，
读取数据。当达到缓冲器的末端，则
设备将继续读回的开头
缓冲区。低到高的跳变CS引脚将终止
在读操作和三态SO引脚。
主内存页面缓冲转让：
一个页面
数据可以从主存储器转移到缓冲。
53H的一个8位的操作码后面是6保留位，
9位地址（ PA8 - PA0 ），它在指定页面
读
通过指定适当的操作码，数据可以被读出
从主存储器或从数据缓冲器。
主存储器页读：
主存储器的读使
用户可以直接从512中任一项所述读数据
在主存储器中的页面，绕过数据缓冲器和
离开缓冲器的内容不变。要开始
页面读操作， 8位操作码， 52H ，其次是24
地址位和32无关位。在AT45DB011中，
前六个地址位保留较大密度的器件
（请参阅第9页上的说明） ，接下来的9个地址位（ PA8-
PA0 ）指定的页面地址，以及未来九个月地址
位（ BA8 - BA0 ）指定范围内的起始字节地址
页。 32不在乎它遵循24个地址位
3
要传送主存储器即，和9不在意
位。 CS引脚必须为低电平，同时切换SCK引脚来
加载操作码，地址位，而不在乎位
从SI引脚。从数据的页的传送
主内存的缓冲区将开始在CS引脚转录时，
位数从低到高状态。期间的一个传输
数据页（T
XFR
） ，状态寄存器可以读取来确定
矿井是否传送已经完成与否。
主内存页面缓冲比较：
的页面
在主存储器中的数据可以进行比较，以在所述数据
缓冲区。 60H的8位操作码之后是24地址
比特组成的六个预留位， 9位地址
（ PA8 - PA0 ），其在所述主存储器中指定的页面，该页面
要被比较的缓冲液中， 9无关位。
操作码和地址位的负载量为相同的
如先前所述。 CS引脚必须为低，而瓶酒
岭大战SCK引脚加载操作码，地址位，而
在没有从SI引脚在意位。在从低到高跃迁
灰CS引脚，在选择主MEM- 264字节
储器页面将在缓冲器中的264个字节进行比较。
在这段时间（t
XFR
） ，状态寄存器将指示
该部分是忙。在比较运算结束后，
状态寄存器的位6与的结果更新
进行比较。
节目
缓冲区写：
数据可以从SI引脚移入
到数据缓冲区。将数据加载到缓冲器中，一个8位的
84H的操作码之后是15无关位和9
地址位（ BFA8 - BFA0 ） 。九位地址指定
在缓冲器中的第一个字节被写入。该数据被输入
以下的地址位。如果数据缓冲区的末端是
达到，该装置将环绕回到开始
的缓冲液中。数据将继续被加载到缓冲器
直到一个由低到高的转变上检测到CS引脚。
缓冲区主要有记忆页编程
BUILT -IN ERASE ：
写入缓冲数据可以亲
编程到主存储器中。 83H的8位操作码是
随后6保留位， 9位地址（ PA8-
PA0 ）表示在主存储器中指定的页面被写入
十，九附加无关位。当低到高
转变发生在CS引脚，该部分将首先删除
在主内存为全1 ，然后程序选定的页面
存储在缓冲区中，在指定的页的数据
主存储器。无论是擦除和的编程
页在内部自定时的，应在一
吨的最大时间
EP
。在此期间，在状态寄存器
将指示该部分正忙。
BUFFER主存储器页编程与 -
OUT BUILT -IN ERASE ：
在一个以前删除页面
主存储器可与所述的内容进行编程
缓冲区。 88H的一个8位的操作码后面跟着六个
保留位， 9位地址（ PA8 - PA0 ）指定的
在主存储器页的写入，和九个附加
无关位。当一个从低到高的转变发生在
CS引脚，该部分程序存储在缓冲器中的数据
成在主存储器中的指定页面。有必要
该正被编程的页在主存
先前已被擦除。在页面的编程
在内部自定时的，应该发生在一个最大
时间t
P
。在此期间，状态寄存器将指示
该部分是忙。
页擦除：
可选的页擦除命令即可
用于单独擦除任意页面在主存储器中
阵列允许在缓冲区中的主存储器页编程
无内置擦除命令在以后加以利用
时间。要执行页擦除， 81H的操作码必须是
加载到设备，随后6保留位， 9
地址位（ PA8 - PA0 ） ，九无关位。九
地址位被用于指定存储器的哪些页
阵列是要被擦除。当一个从低到高的转变发生
CS引脚，该部分将删除选定的页面，以1秒。
擦除操作是内部自定时的，应采取
放置在吨的最大时间
PE
。在此期间，该状态
寄存器将指示该部分正忙。
BLOCK ERASE ：
八页的块可以被删除
一次允许在缓冲区中的主存储器页亲
克无内置擦除命令被用来
降低写入大量的编程时次
数据到该设备。要执行块擦除的操作码
50H必须被加载到设备中，随后6
保留位， 6位地址（ PA8 - PA3 ） ，和12不要
关注位。六个地址位被用来指定哪些
的八页块是要被擦除。当低到高
转变发生在CS引脚，该部分将清除
八页，以1秒选定的块。擦除操作是
内部自定时的，应在最大
时间t
BE
。在此期间，状态寄存器将指示
该部分是忙。
4
AT45DB011
AT45DB011
块擦除寻址
PA8
0
0
0
0
1
1
1
1
PA7
0
0
0
0
1
1
1
1
PA6
0
0
0
0
1
1
1
1
PA5
0
0
0
0
1
1
1
1
PA4
0
0
1
1
0
0
1
1
PA3
0
1
0
1
0
1
0
1
PA2
X
X
X
X
X
X
X
X
PA1
X
X
X
X
X
X
X
X
PA0
X
X
X
X
X
X
X
X
块
0
1
2
3
60
61
62
63
主存储器页编程：
这个操作是
的缓冲区写缓冲区组合和主内存
页编程带内置擦除操作。数据是第一
移入缓冲区从SI引脚，然后编程
到主存储器中的指定页面。一个8位的操作码
82H的后面是6保留位和18个地址
位。这九个最显著的地址位（ PA8 - PA0 ）
在主存储器中选择的页面，其中数据是要
写好了，接下来的9位地址（ BFA8 - BFA0 ）选择
在缓冲器中的第一个字节被写入。毕竟地址位
错开的部分将数据从SI引脚和
把它存储在数据缓冲器中。如果缓冲区的末尾为止，
该设备将绕回的开始
缓冲区。当有一个低的CS引脚为高电平跳变，
该部分将第一擦除选定的页在主存储器中
全1，则程序存储在缓冲器到数据
在主存储器中的指定页面。无论是擦除和
在页面的编程在内部自定时和
应于一个最大的时间t
EP
。在这
时，状态寄存器将指示该部分正忙。
自动换页重写：
这种模式只需要多的话
内的数据的一个页面或多个页面的PLE字节是作案
田间以随机方式。此模式是两个组合
操作：主内存页，以缓冲传输和
缓冲区到主存储器页编程带内置擦除。
数据的页被首先从主存储器转移到
数据缓存器，然后将相同的数据（从缓冲器）是
编程放回原来的主内存页面。
58H的一个8位的操作码后面是6保留位，
9位地址（ PA8 - PA0 ） ，在主指定的页面
存储器被重写，并且附加不在乎9位。
当一个从低到高的转变发生在CS引脚，部分
将首先从页面在主存储器将数据传送到
缓冲液，然后从缓冲器中的数据编写回
主存储器的同一页。该操作是在内部
自定时的，应在吨的最大时间
EP
.
在此期间，状态寄存器将指示
一部分是忙。
如果一个扇区进行编程或重新编程顺序
逐页，然后在显示的编程算法
图1中被推荐。否则，如果在一个或多个字节
页面或多个页面都在一个仲随机编
器，然后在图2所示的编程算法是
推荐使用。
状态寄存器：
状态寄存器可用于
确定设备的就绪/忙状态的结果
主内存页，以缓冲比较操作，或
器件密度。读状态寄存器的操作码
57H必须被加载到设备中。之后的最后位
操作码偏移，则8位的状态寄存器的
首先是MSB （第7位） ，将被移出到SO
在接下来的8个时钟周期的引脚。五大最显
状态寄存器的位倾斜将包含设备信息
化，而剩余的三个最小显著位
保留以供将来使用，将具有未定义的值。
后位的状态寄存器的0已移出时，
顺序将重演（只要CS仍然很低，
SCK正在切换）与第7位，再次启动中的数据
状态寄存器是不断更新的，所以每一个重复
序列将输出新的数据。
Ready / Busy状态使用的状态第7位表示稳压
存器。如果第7位是1，那么该设备不忙并准备
以接受下一个命令。如果第7位是0 ，则该设备
处于忙碌状态。用户可以连续轮询位的7
状态寄存器停止SCK一次第7位被输出。
第7位的状态将继续通过SO引脚输出，
一旦设备不再忙，所以国家将
从0更改为1。有八种操作从而可以
导致设备处于繁忙状态：主存储器页
以缓冲传输，主存储器页到缓冲器比较，
5
特点
单2.7V - 3.6V电源
串行接口架构
页编程操作
- 单周期重新编程（擦除和编程）
- 512页（ 264字节/页）主内存
可选页和块擦除操作
一个264字节的SRAM数据缓冲区
内部的计划和控制的定时器
快速页编程时间 - 7毫秒典型
120 μs的典型页面来缓冲传输时间
低功耗
- 4毫安有效的读电流典型
- 2 μA CMOS待机电流典型
13 MHz的最大时钟频率
硬件数据保护功能
串行外设接口（ SPI ）兼容 - 模式0和3
CMOS和TTL兼容输入和输出
商用和工业温度范围
1-megabit
2.7伏只
串行
数据闪存
AT45DB011
推荐使用
AT45DB011B新
设计。
描述
该AT45DB011是一个只有2.7伏，串行接口闪存适合
在系统重新编程。其1081344位存储器组织为512页
每264个字节。除了在主存储器中， AT45DB011还包含一个
264字节的SRAM数据缓冲区。与传统的闪存是
具有多个地址线和并行接口，所述数据闪存，随机存取
（续）
销刀豆网络gurations
引脚名称
CS
SCK
SI
SO
WP
RESET
RDY / BUSY
功能
芯片选择
串行时钟
串行输入
串行输出
硬件页
写保护引脚
芯片复位
就绪/忙
PLCC
CS
NC
NC
GND
VCC
NC
NC
SOIC
SI
SCK
RESET
CS
1
2
3
4
8
7
6
5
SO
GND
VCC
WP
TSSOP顶视图
类型1
RDY / BUSY
RESET
WP
VCC
GND
SCK
SO
1
2
3
4
5
6
7
14
13
12
11
10
9
8
CS
NC
NC
NC
NC
NC
SI
NC
NC
DC
DC
NC
NC
NC
14
15
16
17
18
19
20
SCK
SI
SO
NC
NC
NC
NC
NC
NC
5
6
7
8
9
10
11
12
13
4
3
2
1
32
31
30
AT45DB011
初步16-
兆位2.7伏
只有串行
数据闪存
29
28
27
26
25
24
23
22
21
WP
RESET
RDY / BUSY
NC
NC
NC
NC
NC
NC
牧师1103E - 1月1日
注： PLCC封装引脚16和
17顷请勿连接
1
采用串行接口，以顺序地存取其数据。该
简单的串行接口，方便硬件的布局，
提高了系统可靠性，最大限度地降低开关噪声，并
减小封装尺寸和积极的引脚数。该装置是
用在许多商业和工业应用优化
阳离子需要高密度，低引脚数，低电压，
低功耗是至关重要的。典型应用
数据闪存的数字化语音存储，图像存储，并
数据的存储。该器件工作的时钟频率最高
到13 MHz的典型有效的读电流消耗
4毫安。
为了让简单的系统内可重编程中，
AT45DB011不要求高输入电压为亲
编程。该装置由一个单电源工作
电源， 2.7V至3.6V ，同时为编程和读取操作
系统蒸发散。该AT45DB011通过片选使能
引脚（ CS ），并通过一个三线接口，包括访问
串行输入（ SI ）中，串行输出（ SO ）和串行
时钟（ SCK ） 。
所有的编程周期是自定时的，并没有单独的
编程前擦除周期。
框图
WP
闪存阵列
PAGE （ 264字节）
缓冲器（ 264字节）
SCK
CS
RESET
VCC
GND
RDY / BUSY
I / O接口
SI
SO
存储阵列
为了提供最佳的灵活性，对存储器阵列
AT45DB011分为三个级别的粒度的COM
撬部门，块和页面。内存
架构图显示了每个细分
电平，并详细说明的每个扇区和块的页数。
所有程序操作的数据闪存出现在页面上
通过页面的基础;然而，可选的擦除操作
可以在块或页级执行。
2
AT45DB011
AT45DB011
内存架构图
部门架构
0扇区= 2112字节（ 2K + 64 ）
扇区0
座建筑
块0
1座
BLOCK 2
3座
部门1
块0
8页
页面架构
第0页
第1页
第6页
第7页
第8页
29座
BLOCK 30
31座
BLOCK 32
BLOCK 33
34座
1座
第9页
1扇区= 65472字节（ 62K + 1984）
第14页
第15页
第16页
2区
第17页
第18页
部门2 = 67,584字节（ 64K + 2K ）
61座
BLOCK 62
BLOCK 63
块= 2112个字节
(2K + 64)
509页
510页
511页
页= 264个字节
(256 + 8)
设备操作
该设备的操作是由从指令控制
主处理器。的指令和他们的相关的列表
操作码中包含的表1，表2，一种有效的指令
化开始的CS随后的下降沿
合适的8位操作码和所需的缓冲器或主
内存地址的位置。当CS引脚为低电平，触发
SCK引脚控制的操作码和加载
通过所需的缓冲区或主内存地址位置
在SI （串行输入）引脚。所有的指令，地址和
数据传输与最显著位（MSB ）在前。
位（ BA8 - BA0 ）指定范围内的起始字节地址
页。 32不在乎它遵循24个地址位
位数据被送到初始化读操作。继
32无关位，附加脉冲在SCK的结果串行
数据被输出到SO （串行输出）引脚。 CS引脚
必须在操作码的装载过程中保持低，
地址位，和数据的读出。时的一个末端
在主存储器达到在主存储器页
页读，该设备将继续读取在开始
在同一页的。在CS引脚从低到高的转变
将终止读操作和三态SO引脚。
缓冲区中读取：
数据可以从数据缓冲器中读出
使用54H的操作码。要执行缓冲区读取，八
操作码的位数必须跟15无关位，
9个地址位，以及8无关位。由于缓冲
大小为264字节，九位地址（ BFA8 - BFA0 ）是
需要指定数据的第一个字节从读
缓冲区。 CS引脚必须在加载过程中保持较低水平
操作码，地址位，不在乎位，
读取数据。当达到缓冲器的末端，则
设备将继续读回的开头
缓冲区。在CS引脚从低到高的转变将终止
在读操作和三态SO引脚。
读
通过指定适当的操作码，数据可以被读出
从主存储器或从数据缓冲器。
主存储器页读：
主存储器的读使
用户可以直接从512中任一项所述读数据
在主存储器中的页面，绕过数据缓冲器和
离开缓冲器的内容不变。要开始
页面读操作， 8位操作码， 52H ，其次是24
地址位和32无关位。在AT45DB011中，
前六个地址位保留较大密度的器件
（请参阅第9页上的说明） ，接下来的9个地址位（ PA8-
PA0 ）指定的页面地址，以及未来九个月地址
3
主内存页面缓冲转让：
一个页面
数据可以从主存储器转移到缓冲。
53H的一个8位的操作码后面是6保留位，
9位地址（ PA8 - PA0 ），它在指定页面
要传送主存储器即，和9不在意
位。 CS引脚必须为低电平，同时切换SCK引脚来
加载操作码，地址位，而不在乎位
从SI引脚。从数据的页的传送
主内存的缓冲区将开始在CS引脚转录时，
位数从低到高状态。期间的一个传输
数据页（T
XFR
） ，状态寄存器可以读取来确定
矿井是否传送已经完成与否。
主内存页面缓冲比较：
一个页面
在主存储器中的数据可以进行比较，以在所述数据
缓冲区。 60H的8位操作码之后是24地址
比特组成的六个预留位， 9位地址
（ PA8 - PA0 ），其在所述主存储器中指定的页面，该页面
要被比较的缓冲液中， 9无关位。
操作码和地址位的负载量为相同的
如先前所述。 CS引脚必须为低，而瓶酒
岭大战SCK引脚加载操作码，地址位，而
在没有从SI引脚在意位。在低到高的转录
CS引脚的习得，在选定主的264个字节
存储器页将与在所述264个字节进行比较
缓冲区。在这段时间（t
XFR
） ，状态寄存器将indi-
美食，该部分正忙。对比较完成
操作时，状态寄存器的位6与更新的
的比较结果。
存储在缓冲区中，在指定的页的数据
主存储器。无论是擦除和的编程
页面有内部自定时，应发生在
吨的最大时间
EP
。在此期间，在状态寄存器
将指示该部分正忙。
BUFFER主存储器页编程与 -
OUT BUILT -IN ERASE ：
在一个以前删除页面
主存储器可与所述的内容进行编程
缓冲区。 88H的一个8位的操作码后面跟着六个
保留位， 9位地址（ PA8 - PA0 ）指定的
在主存储器页的写入，和九个附加
无关位。当低到高的转变发生在
CS引脚，该部分程序存储在缓冲器中的数据
成在主存储器中的指定页面。有必要
该正被编程的页在主存
先前已被擦除。在页面的编程
在内部自定时的，应在最大
时间t
P
。在此期间，状态寄存器将指示
该部分是忙。
页擦除：
可选的页擦除命令即可
用于单独擦除任意页面在主存储器中
阵列允许在缓冲区中的主存储器页编程
无内置擦除命令在以后加以利用
时间。要执行页擦除， 81H的操作码必须是
加载到设备，随后6保留位， 9
地址位（ PA8 - PA0 ） ，九无关位。九
地址位被用于指定存储器的哪些页
阵列是要被擦除。当发生由低到高的转变
CS引脚，该部分将删除选定的页面，以1秒。
擦除操作是内部自定时的，应采取
放置在吨的最大时间
PE
。在此期间，该状态
寄存器将指示该部分正忙。
BLOCK ERASE ：
八页的块可以被删除
一次允许在缓冲区中的主存储器页亲
克无内置擦除命令被用来
降低写入大量的编程时次
数据到该设备。要执行块擦除的操作码
50H必须被加载到设备中，随后6
保留位， 6位地址（ PA8 - PA3 ） ，和12不要
关注位。六个地址位被用来指定哪些
的八页块是要被擦除。当使用低到高
转变发生在CS引脚，该部分将清除
八页，以1秒选定的块。擦除操作是
内部自定时的，应在最大
时间t
BE
。在此期间，状态寄存器将指示
该部分是忙。
节目
缓冲区写：
数据可以从SI引脚移入
到数据缓冲区。将数据加载到缓冲器中，一个8位的
84H的操作码之后是15无关位和9
地址位（ BFA8 - BFA0 ） 。九位地址指定
在缓冲器中的第一个字节被写入。该数据被输入
以下的地址位。如果数据缓冲区的末端是
达到，该装置将环绕回到开始
的缓冲液中。数据将继续被加载到缓冲器
直到低到高的转变上检测到CS引脚。
缓冲区主要有记忆页编程
BUILT -IN ERASE ：
写入缓冲数据可以亲
编程到主存储器中。 83H的8位操作码是
随后6保留位， 9位地址（ PA8-
PA0 ）表示在主存储器中指定的页面被写入
十，九附加无关位。当使用低到高
转变发生在CS引脚，该部分将首先删除
在主内存为全1 ，然后程序选定的页面
4
AT45DB011
AT45DB011
块擦除寻址
PA8
0
0
0
0
1
1
1
1
PA7
0
0
0
0
1
1
1
1
PA6
0
0
0
0
1
1
1
1
PA5
0
0
0
0
1
1
1
1
PA4
0
0
1
1
0
0
1
1
PA3
0
1
0
1
0
1
0
1
PA2
X
X
X
X
X
X
X
X
PA1
X
X
X
X
X
X
X
X
PA0
X
X
X
X
X
X
X
X
块
0
1
2
3
60
61
62
63
主存储器页编程：
这个操作是
的缓冲区写缓冲区组合和主内存
页编程带内置擦除操作。数据是第一
移入缓冲区从SI引脚，然后编程
到主存储器中的指定页面。一个8位的操作码
82H的后面是6保留位和18个地址
位。这九个最显著的地址位（ PA8 - PA0 ）
在主存储器中选择的页面，其中数据是要
写好了，接下来的9位地址（ BFA8 - BFA0 ）选择
在缓冲器中的第一个字节被写入。毕竟地址位
错开的部分将数据从SI引脚和
把它存储在数据缓冲器中。如果缓冲区的末尾为止，
该设备将绕回的开始
缓冲区。当有CS引脚由低到高的转变，
该部分将第一擦除选定的页在主存储器中
全1，则程序存储在缓冲器到数据
在主存储器中的指定页面。无论是擦除和
在页面的编程在内部自定时和
应于一个最大的时间t
EP
。在这
时，状态寄存器将指示该部分正忙。
自动换页重写：
这种模式只需要多的话
在页面内的PLE字节或多个页面的数据是
改性以随机方式。这个模式是一个组合
两个操作：主内存页，以缓冲传输
和缓冲区到主存储器页编程与内置
擦除。数据的页被首先从主传送
存储到数据缓冲区中，然后将相同的数据（从
缓冲器）被编程入到原来的页面
主存储器。 58H的一个8位的操作码后面跟着六个
保留位， 9位地址（ PA8 - PA0 ）指定的
在主存储器页面重写，和九个附加
无关位。当低到高的转变发生在
CS引脚，该部分将首先从主网页的数据传输
存储到缓冲器中，然后程序从数据
缓冲回主存储器的同一页。操作
在内部自定时的，应在最大
时间t
EP
。在此期间，状态寄存器将指示
该部分是忙。
如果一个扇区进行编程或重新编程顺序
逐页，然后在显示的编程算法
图1 16页上的建议。否则，如果多
的PLE在一个页面字节或多个页面被编程
随机地在一个扇区，则编程算法
图2第17页上显示的建议。
状态寄存器：
状态寄存器可用于
确定设备的就绪/忙状态的结果
主内存页，以缓冲比较操作，或
器件密度。读状态寄存器的操作码
57H必须被加载到设备中。之后的最后位
操作码偏移，则8位的状态寄存器的
首先是MSB （第7位） ，将被移出到SO
在接下来的8个时钟周期的引脚。五个最显
状态寄存器的位倾斜将包含设备
信息，而剩余的三个最低显著位
被保留以供将来使用，并且将具有未定义的值。
后位的状态寄存器的0已移出时，
顺序将重演（只要CS仍然很低，
SCK正在切换）与第7位，再次启动中的数据
状态寄存器是不断更新的，所以每一个重复
序列将输出新的数据。
Ready / Busy状态使用的状态第7位表示稳压
存器。如果第7位是1，那么该设备不忙并准备
以接受下一个命令。如果第7位是0 ，则该设备
处于忙碌状态。用户可以连续轮询位的7
状态寄存器停止SCK一次第7位被输出。
第7位的状态将继续通过SO引脚输出，
一旦设备不再忙，所以国家将
从0更改为1。有八种操作从而可以
导致设备处于繁忙状态：主存储器页
以缓冲传输，主存储器页到缓冲器比较，
5
QQ：2880707522 复制
