【特点超高性能- 系统加速至100MHz- 阵列乘法器> 50兆赫- 10 ns的灵活的SRAM】,IC型号AT40K05-2DQI,AT40K05-2DQI PDF资料,AT40K05-2DQI经销商,ic,电子元器件-51电子网

特点

超高性能

- 系统加速至100MHz

- 阵列乘法器> 50兆赫

- 10 ns的灵活的SRAM

- 在每个单元内部三态功能

FreeRAM

- 灵活的单/双端口，同步/异步10ns的SRAM

- 2048 - 18432位分布式SRAM独立的逻辑单元

128 - 384 PCI兼容的I / O

- 3V / 5V能力

- 可编程的输出驱动

- 快速，灵活的数组访问便于针锁

- 与XC4000 ， XC5200 FPGA的引脚兼容

8个全局时钟

- 快速，低偏移的时钟分配

- 可编程的上升/下降沿转换

- 分布式时钟关断功能的低功耗管理

- 全局复位/异步重置选项

- 4其他专用PCI时钟

缓存逻辑

动态全部/部分重配置性在系统

- 通过串行或并行模式无限制重新编程

- 启用自适应设计

- 启用快速矢量乘法器更新

- 快速转换

工具快速，方便的设计变更

引脚兼容封装选项

- 塑料有引线芯片载体（ PLCC ）

- 薄，塑料四方扁平封装（ LQFP ， TQFP ， PQFP ）

- 球栅阵列（BGA ）

行业标准的设计工具

- 无缝集成（库，接口，完全回注）与

概念

珠峰，示例

明导

，的OrCAD

， Synario

新思

Verilog的

， Veribest

， Viewlogic系

， Synplicity公司

- 时序驱动布局&路由

- 自动/交互式多片分区

- 快速，高效合成

- 超过75自动组件生成器创建1000

可重复使用的，完全确定的逻辑和RAM功能

知识产权内核

- FIR滤波器， UART接口， PCI ， FFT和其他系统级功能

轻松迁移到爱特梅尔门阵列用于大批量生产

电源电压为5V AT40K和3.3V的AT40KLV

5K - 50K盖茨

协处理器

FPGA与

FreeRAM

AT40K05

AT40K05LV

AT40K10

AT40K10LV

AT40K20

AT40K20LV

AT40K40

AT40K40LV

牧师0896C -FPGA -12/03

表1中。

AT40K / AT40KLV家庭

(1)

设备

可用门

行×列

细胞

RAM位

I / O （最大）

注意：

AT40K05

AT40K05LV

5K - 10K

16 x 16

256

(1)

2,048

128

AT40K10

AT40K10LV

10K - 20K

24 x 24

576

(1)

4,608

192

AT40K20

AT40K20LV

20K - 30K

32 x 32

1,024

(1)

8,192

256

AT40K40

AT40K40LV

40K - 50K

48 x 48

2,304

(1)

18,432

384

1.封装FCK将有8少的寄存器。

描述

该AT40K / AT40KLV是一家完全符合PCI标准的，基于SRAM的FPGA与显示

布式10纳秒可编程同步/异步，双端口/单端口SRAM ，

8个全局时钟，缓存逻辑能力（无数据丢失部分或完全重新配置），

自动分量发生器，以及从5000至50000可用门范围内的尺寸。

I / O数从128到384的业界标准封装从84脚

PLCC以352球BGA广场，并支持5V设计的AT40K和3.3V的设计

AT40KLV.

该AT40K / AT40KLV的目的是迅速实现高性能，大门前

通过PC或用于使用合成和基于原理图的工具，设计计算

阳光平台。 Atmel的设计工具提供行业标准的无缝集成

工具，如Synplicity公司， ModelSim的，范例， Viewlogic系。

该AT40K / AT40KLV可以用作一个协处理器高速（DSP /处理器的

基础）设计通过实施各种计算密集型的，算法功能。

这些包括自适应有限脉冲响应（FIR ）滤波器，快速傅里叶变换

（FFT），卷积器，内插器和离散余弦变换（ DCT）的所需

对视频压缩和解压缩，加密，卷积和其他multime-

直径申请。

快速，灵活，

高效SRAM

该AT40K / AT40KLV FPGA提供了一个获得专利的分布式10ns的SRAM能力在哪里

该RAM可以用，而不会失去逻辑资源。多个独立的，同步

或异步，双端口或单端口RAM功能（先进先出，便笺等）可以

采用Atmel公司的宏生成工具来创建。

该AT40K / AT40KLV的专利有直接的横向，纵向和8双面核心单元

对角线的细胞 - 细胞连接的实现，而无需使用超快阵列乘法器

所有校车资源。该AT40K / AT40KLV的缓存逻辑能力使大

要在一个非常小的量来实现设计系数和变量的数目

硅，从而在系统运行速度很大的改进成本比传统低得多

tional的FPGA。

快速，高效的阵列和

矢量乘法

AT40K / AT40KLV系列FPGA

0896C–FPGA–04/02

AT40K / AT40KLV系列FPGA

缓存逻辑设计

该AT40K / AT40KLV ， AT6000和FPSLIC的家庭有能力实施

缓存逻辑（动态全/部分逻辑重新配置，而不会丢失数据，上即时）

用于构建自适应逻辑和系统。作为新的逻辑功能是必需的，它们可以是

加载到缓存中的逻辑，而不会丢失数据已经存在或中断操作

灰芯片的其余部分;替换或补充活性逻辑。该

AT40K / AT40KLV可以作为一个可重新配置的协处理器。

该AT40K / AT40KLV FPGA系列能够实现用户自定义， automati-的

产生美云，在多个设计中的宏;速度和功能不受

宏观定向的目标设备的或密度。这使得最快，最前

预测的，高效的FPGA设计方法，并通过重用减少设计风险

已探明的功能。自动组件发电机能够实现无缝连接

行业标准的原理图和综合工具来创建最快速，最有效的

可用的设计。

该专利AT40K / AT40KLV系列架构采用小型对称网格

而强大的细胞连接到一个灵活的总线连接的网络。独立控制

时钟和复位管理单元的每一列。该阵列由可编包围

竹叶提取的I / O 。

设备范围：在家庭中，从5000到50000可用门的尺寸，并具有256至

2,304寄存器。引脚位置在整个AT40K / AT40KLV系列一贯的

简单的设计移植在同一封装尺寸。该AT40K / AT40KLV系列

FPGA采用了可靠的0.6μ单多晶硅， CMOS工艺，100 ％经过工厂测试。

Atmel的PC机和工作站为基础的集成开发系统（ IDS）是用来cre-

吃AT40K / AT40KLV系列的设计。多种设计输入方法的支持。

爱特梅尔架构的开发是为了提供最高的性能水平，

功能密度和设计灵活性在FPGA中。细胞爱特梅尔阵列中的

小型，高效并能实现任何对的（相同的）的布尔函数3

输入或四个输入任何一个布尔函数。细胞的小尺寸导致的阵列

用大量的细胞，大大乘以每个单元中的功能。一个简单的，

高速总线连接的网络提供了中快速，高效的沟通和

长的距离。

自动组件

发电机

0896C–FPGA–04/02

对称

ARRAY

在爱特梅尔架构的心脏是相同的细胞的对称阵，

参见图1，该阵列是连续的，从一个边缘到另一个时，除了总线重复性

ERS间隔每四个单元，见图2 5页上在每个中继器的交叉点

行和列有由相邻总线访问的32 ×4的RAM块。拉姆

可以被配置为单端口或双端口RAM的

(1)

与任何同步的

理性或异步操作。

注意：

1.最右边的列可以只用作单端口RAM。

图1 。

对称阵列由I / O环绕（ AT40K20 ）

= I / O焊盘

= AT40K细胞

=直放站行

=直放站列

= FreeRAM

AT40K / AT40KLV系列FPGA

0896C–FPGA–04/02

AT40K / AT40KLV系列FPGA

图2中。

平面图（代表性的部分）

(1)

=垂直直放站

=水平直放站

=核心单元

内存

注意：

1.再生中继器的信号，并可以任何总线连接到任何其他总线（所有路径 -

方式是合法的）在同一平面上。每个中继器具有连接到两个相邻的

本地总线段和两个明确的总线段。这是通过使用自动完成

集成开发系统（ IDS）的工具。

0896C–FPGA–04/02

特点

超高性能

- 系统加速至100MHz

- 阵列乘法器> 50兆赫

- 10 ns的灵活的SRAM

- 在每个单元内部三态功能

FreeRAM

- 灵活的单/双端口，同步/异步10ns的SRAM

- 2048 - 18432位分布式SRAM独立的逻辑单元

128 - 384 PCI兼容的I / O

- 3V / 5V能力

- 可编程的输出驱动

- 快速，灵活的数组访问便于针锁

- 与XC4000 ， XC5200 FPGA的引脚兼容

8个全局时钟

- 快速，低偏移的时钟分配

- 可编程的上升/下降沿转换

- 分布式时钟关断功能的低功耗管理

- 全局复位/异步重置选项

- 4其他专用PCI时钟

缓存逻辑

动态全部/部分重配置性在系统

- 通过串行或并行模式无限制重新编程

- 启用自适应设计

- 启用快速矢量乘法器更新

- 快速转换

工具快速，方便的设计变更

引脚兼容封装选项

- 塑料有引线芯片载体（ PLCC ）

- 薄，塑料四方扁平封装（ LQFP ， TQFP ， PQFP ）

- 球栅阵列（BGA ）

行业标准的设计工具

- 无缝集成（库，接口，完全回注）与

概念

珠峰，示例

明导

，的OrCAD

， Synario

新思

Verilog的

， Veribest

， Viewlogic系

， Synplicity公司

- 时序驱动布局&路由

- 自动/交互式多片分区

- 快速，高效合成

- 超过75自动组件生成器创建1000

可重复使用的，完全确定的逻辑和RAM功能

知识产权内核

- FIR滤波器， UART接口， PCI ， FFT和其他系统级功能

轻松迁移到爱特梅尔门阵列用于大批量生产

电源电压为5V AT40K和3.3V的AT40KLV

5K - 50K盖茨

协处理器

FPGA与

FreeRAM

AT40K05

AT40K05LV

AT40K10

AT40K10LV

AT40K20

AT40K20LV

AT40K40

AT40K40LV

牧师0896C -FPGA -12/03

表1中。

AT40K / AT40KLV家庭

(1)

设备

可用门

行×列

细胞

RAM位

I / O （最大）

注意：

AT40K05

AT40K05LV

5K - 10K

16 x 16

256

(1)

2,048

128

AT40K10

AT40K10LV

10K - 20K

24 x 24

576

(1)

4,608

192

AT40K20

AT40K20LV

20K - 30K

32 x 32

1,024

(1)

8,192

256

AT40K40

AT40K40LV

40K - 50K

48 x 48

2,304

(1)

18,432

384

1.封装FCK将有8少的寄存器。

描述

该AT40K / AT40KLV是一家完全符合PCI标准的，基于SRAM的FPGA与显示

布式10纳秒可编程同步/异步，双端口/单端口SRAM ，

8个全局时钟，缓存逻辑能力（无数据丢失部分或完全重新配置），

自动分量发生器，以及从5000至50000可用门范围内的尺寸。

I / O数从128到384的业界标准封装从84脚

PLCC以352球BGA广场，并支持5V设计的AT40K和3.3V的设计

AT40KLV.

该AT40K / AT40KLV的目的是迅速实现高性能，大门前

通过PC或用于使用合成和基于原理图的工具，设计计算

阳光平台。 Atmel的设计工具提供行业标准的无缝集成

工具，如Synplicity公司， ModelSim的，范例， Viewlogic系。

该AT40K / AT40KLV可以用作一个协处理器高速（DSP /处理器的

基础）设计通过实施各种计算密集型的，算法功能。

这些包括自适应有限脉冲响应（FIR ）滤波器，快速傅里叶变换

（FFT），卷积器，内插器和离散余弦变换（ DCT）的所需

对视频压缩和解压缩，加密，卷积和其他multime-

直径申请。

快速，灵活，

高效SRAM

该AT40K / AT40KLV FPGA提供了一个获得专利的分布式10ns的SRAM能力在哪里

该RAM可以用，而不会失去逻辑资源。多个独立的，同步

或异步，双端口或单端口RAM功能（先进先出，便笺等）可以

采用Atmel公司的宏生成工具来创建。

该AT40K / AT40KLV的专利有直接的横向，纵向和8双面核心单元

对角线的细胞 - 细胞连接的实现，而无需使用超快阵列乘法器

所有校车资源。该AT40K / AT40KLV的缓存逻辑能力使大

要在一个非常小的量来实现设计系数和变量的数目

硅，从而在系统运行速度很大的改进成本比传统低得多

tional的FPGA。

快速，高效的阵列和

矢量乘法

AT40K / AT40KLV系列FPGA

0896C–FPGA–04/02

AT40K / AT40KLV系列FPGA

缓存逻辑设计

该AT40K / AT40KLV ， AT6000和FPSLIC的家庭有能力实施

缓存逻辑（动态全/部分逻辑重新配置，而不会丢失数据，上即时）

用于构建自适应逻辑和系统。作为新的逻辑功能是必需的，它们可以是

加载到缓存中的逻辑，而不会丢失数据已经存在或中断操作

灰芯片的其余部分;替换或补充活性逻辑。该

AT40K / AT40KLV可以作为一个可重新配置的协处理器。

该AT40K / AT40KLV FPGA系列能够实现用户自定义， automati-的

产生美云，在多个设计中的宏;速度和功能不受

宏观定向的目标设备的或密度。这使得最快，最前

预测的，高效的FPGA设计方法，并通过重用减少设计风险

已探明的功能。自动组件发电机能够实现无缝连接

行业标准的原理图和综合工具来创建最快速，最有效的

可用的设计。

该专利AT40K / AT40KLV系列架构采用小型对称网格

而强大的细胞连接到一个灵活的总线连接的网络。独立控制

时钟和复位管理单元的每一列。该阵列由可编包围

竹叶提取的I / O 。

设备范围：在家庭中，从5000到50000可用门的尺寸，并具有256至

2,304寄存器。引脚位置在整个AT40K / AT40KLV系列一贯的

简单的设计移植在同一封装尺寸。该AT40K / AT40KLV系列

FPGA采用了可靠的0.6μ单多晶硅， CMOS工艺，100 ％经过工厂测试。

Atmel的PC机和工作站为基础的集成开发系统（ IDS）是用来cre-

吃AT40K / AT40KLV系列的设计。多种设计输入方法的支持。

爱特梅尔架构的开发是为了提供最高的性能水平，

功能密度和设计灵活性在FPGA中。细胞爱特梅尔阵列中的

小型，高效并能实现任何对的（相同的）的布尔函数3

输入或四个输入任何一个布尔函数。细胞的小尺寸导致的阵列

用大量的细胞，大大乘以每个单元中的功能。一个简单的，

高速总线连接的网络提供了中快速，高效的沟通和

长的距离。

自动组件

发电机

0896C–FPGA–04/02

对称

ARRAY

在爱特梅尔架构的心脏是相同的细胞的对称阵，

参见图1，该阵列是连续的，从一个边缘到另一个时，除了总线重复性

ERS间隔每四个单元，见图2 5页上在每个中继器的交叉点

行和列有由相邻总线访问的32 ×4的RAM块。拉姆

可以被配置为单端口或双端口RAM的

(1)

与任何同步的

理性或异步操作。

注意：

1.最右边的列可以只用作单端口RAM。

图1 。

对称阵列由I / O环绕（ AT40K20 ）

= I / O焊盘

= AT40K细胞

=直放站行

=直放站列

= FreeRAM

AT40K / AT40KLV系列FPGA

0896C–FPGA–04/02

AT40K / AT40KLV系列FPGA

图2中。

平面图（代表性的部分）

(1)

=垂直直放站

=水平直放站

=核心单元

内存

注意：

1.再生中继器的信号，并可以任何总线连接到任何其他总线（所有路径 -

方式是合法的）在同一平面上。每个中继器具有连接到两个相邻的

本地总线段和两个明确的总线段。这是通过使用自动完成

集成开发系统（ IDS）的工具。

0896C–FPGA–04/02