特点
单2.7V - 3.6V电源
串行外设接口（SPI ）兼容
- 支持SPI模式0和3
33 MHz的最大时钟频率
灵活的统一架构擦除
- 4千字节块
- 32千字节块
- 64千字节块
- 整片擦除
优化的物理部门划分为代码映射和代码+数据存储
应用
- 一个16 KB的热门引导扇区
- 两个8 KB的行业
- 一个32字节扇区
- 七64千字节扇区
个别部门保护编程/擦除保护
保护部门的硬件控制锁
字节的程序结构与顺序字节编程模式功能
- 连续字节编程模式提高了吞吐量
规划的多字节
JEDEC标准制造商和设备ID阅读方法
低功耗
- 7毫安读操作工作电流（典型值）
- 15 μA深度掉电电流（典型值）
耐力：100,000编程/擦除周期
数据保存时间：20年
符合工业温度范围内
行业标准的绿色（无铅/无卤化物/ RoHS标准）封装选择
8引脚SOIC
- 8引脚MLF
4-megabit
2.7伏只
串口固件
数据闪存
内存
AT26F004
1.描述
该AT26F004是在宽的设计使用一个串行接口的闪存设备
各种大批量消费类应用程序中，程序代码是shad-
从闪存到欠执行嵌入式或外部RAM 。灵活
删除AT26F004的架构，其擦除粒度小至4千字节，
使得它非常适合用于数据存储为好，省去了额外的数据存储
EEPROM器件。
物理的部门划分和AT26F004的擦除块的大小已经opti-
而得到优化，以满足当今的代码和数据存储应用的需要。通过优化
的物理扇区的大小和擦除的块中，存储空间可用于
更有效。因为某些代码模块和数据存储段
必须在自己的保护部门驻留自己的浪费和闲置
发生大扇形和大的块擦除闪存的存储空间
设备可以大大减小。这增加的内存空间利用率允许额外
要添加tional代码例程和数据存储段，同时仍保持了
相同的整体器件密度。
3588C–DFLASH–04/06
该AT26F004还提供了一个先进的方法，用于保护单个部门打击
错误的或恶意的编程和擦除操作。通过提供能够单独地
保护和取消保护部门，一个系统可以解除对某个特定行业，以修改其内容
同时保持存储器阵列的剩余扇区安全的保护。这是很有用
应用程序代码的补丁或更新一个子程序或模块的基础上，或在
应用，数据存储段需要不运行的错误的风险改性
修改的程序代码段。
专为3伏系统中使用时， AT26F004支持读取，程序，
擦除操作与2.7V至3.6V的电源电压范围。没有单独的电压所需的
编程和擦除。
2.引脚说明和引脚
表2-1 。
符号
引脚说明
名称和功能
片选：
断言CS引脚选择设备。当CS引脚置为无效时，
设备都将被取消，通常置于待机模式（而不是深度掉电模式下） ，并
SO引脚将处于高阻抗状态。当设备被取消，数据也不会
接受SI引脚上。
在CS引脚从高电平到低电平的转换才能启动的操作，以及由低到高的转变
结束的操作是必需的。当结束一个内部自定时操作，例如节目
或擦除周期，该设备将不会进入待机模式，直到操作完成。
串行时钟：
该引脚用于提供一个时钟的装置和用于控制流
数据和从该装置。目前SI引脚上的命令，地址和数据的输入始终是
锁定在SCK的上升沿，而在SO引脚输出数据总是同步输出
SCK的下降沿。
串行输入：
SI引脚被用于将数据转移到器件中。 SI引脚用于所有的数据输入
包括命令和地址序列。 SI引脚上的数据总是锁定在上升
SCK的边缘。
串行输出：
SO引脚用来转移数据从设备。 SO引脚数据
总是同步输出SCK的下降沿。
写保护：
在WP引脚控制设备的硬件锁定功能。请参阅
部分
“保护命令和功能”第13页
为保护功能的详细信息
和WP引脚。
WP引脚没有内部上拉，高，不能悬空。如果硬件控制锁
将不被使用，那么在WP引脚必须由外部连接到V
CC
.
HOLD ：
HOLD引脚用于暂时停顿不取消串行通信
或重置设备。而HOLD引脚置位，转换SCK引脚和数据上的
SI引脚将被忽略，而SO引脚将处于高阻抗状态。
CS引脚必须被拉高， SCK引脚必须处于低状态，为了使保持
条件来启动。一个保持状态只能暂停串行通信，不会有效果
关于内部自定时的操作，如编程或擦除周期。请参见第
“ HOLD ”
第27页
对于在保持操作的更多细节。
HOLD引脚没有内部上拉，高，不能悬空。如果保持功能不会
可以使用，那么HOLD引脚必须在外部连接到V
CC
.
器件电源：
在V
CC
销是用来提供电源电压的装置。
在无效的V操作
CC
电压可能产生虚假的结果，不应该试图。
地面：
用于电源的接地参考。接地应连接到所述
系统地。
断言
状态
TYPE
CS
低
输入
SCK
–
输入
SI
–
输入
SO
–
产量
WP
低
输入
HOLD
低
输入
V
CC
GND
–
–
动力
动力
2
AT26F004
3588C–DFLASH–04/06
AT26F004
图2-1 。
8 - SOIC顶视图
CS
SO
WP
GND
1
2
3
4
8
7
6
5
VCC
HOLD
SCK
SI
图2-2 。
8 - MLF顶视图
CS
SO
WP
GND
1
2
3
4
VCC
7
HOLD
6
SCK
5
SI
8
3.框图
CS
控制逻辑
SCK
SI
SO
接口
控制
和
逻辑
y解码器
地址锁存
I / O缓冲器
和锁存器
Y型GATING
WP
HOLD
X解码器
FL灰
内存
ARRAY
4.内存阵列
提供了最大的灵活性， AT26F004的存储器阵列可在4列弗被擦除
粒度ELS包括整片擦除。此外，该阵列被划分成物理
其中各种尺寸，各部门各部门可以单独保护程序，并
擦除操作。的物理扇区的尺寸被用于代码和数据的存储优化
应用程序，从而允许代码和数据段驻留在他们自己的隔离区。该
存储器体系结构图说明了每个擦除电平的故障以及
每一个物理扇区的损坏。
3
3588C–DFLASH–04/06
图4-1 。
内存架构图
块擦除详细
国内
部门划分
为
扇形
保护
功能
64KB
32KB
4KB
块擦除
块擦除
块擦除
（ D8H命令） （命令52H ） （20H命令）
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
块地址
范围
7FFFFh
7EFFFh
7DFFFh
7CFFFh
7BFFFh
7AFFFh
79FFFh
78FFFh
77FFFh
76FFFh
75FFFh
74FFFh
73FFFh
72FFFh
71FFFh
70FFFh
6FFFFh
6EFFFh
6DFFFh
6CFFFh
6BFFFh
6AFFFh
69FFFh
68FFFh
67FFFh
66FFFh
65FFFh
64FFFh
63FFFh
62FFFh
61FFFh
60FFFh
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
7F000h
7E000h
7D000h
7C000h
7B000h
7A000h
79000h
78000h
77000h
76000h
75000h
74000h
73000h
72000h
71000h
70000h
6F000h
6E000h
6D000h
6C000h
6B000h
6A000h
69000h
68000h
67000h
66000h
65000h
64000h
63000h
62000h
61000h
60000h
16KB
（扇区10 ）
8KB
（部门9 ）
8KB
（扇区8 ）
32KB
64KB
32KB
（扇区7 ）
32KB
32KB
64KB
（ 6区）
64KB
32KB
32KB
64KB
（扇区0）的
64KB
32KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
4KB
0FFFFh
0EFFFh
0DFFFh
0CFFFh
0BFFFh
0AFFFh
09FFFh
08FFFh
07FFFh
06FFFh
05FFFh
04FFFh
03FFFh
02FFFh
01FFFh
00FFFh
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
0F000h
0E000h
0D000h
0C000h
0B000h
0A000h
09000h
08000h
07000h
06000h
05000h
04000h
03000h
02000h
01000h
00000h
4
AT26F004
3588C–DFLASH–04/06
AT26F004
5.设备操作
该AT26F004由一组指令被从主机控制器发送的，COM的控制
monly简称SPI主控。 SPI主控制器通过了该AT26F004通信
SPI总线它由四根信号线：片选（CS ） ，串行时钟（SCK ），串行
输入（ SI ）和串行输出（ SO ） 。
SPI协议共有四种操作模式（模式0，1 ，2或3）的定义与每个模式
就不同的SCK极性和相位，以及如何极性和相位控制
SPI总线上的数据流量。该AT26F004支持两种最常见的模式， SPI模式
0和3的SPI模式0和3之间的唯一区别是SCK信号时的极性
在非活动状态（当SPI主处于待机模式，而不是传输任何数据） 。
用SPI模式0和3 ，数据总是在SCK信号和总输出的上升沿
在SCK的下降沿。
图5-1 。
CS
SPI模式0和3
SCK
SI
最高位
最低位
SO
最高位
最低位
6.指令和寻址
有效的指令或操作必须首先断言CS引脚启动。在CS
脚已经断言，SPI主控制器必须接时钟出有效的8位操作码的SPI总线上。
下面的操作码，指令有关的信息，如地址和数据字节将
然后通过SPI主控可以同步输出。所有的指令，地址和数据字节传输带
最显著位（ MSB）开始。操作是通过拉高CS引脚结束。
不支持的AT26F004操作码将被设备忽略和没有操作将是
开始。该设备将继续忽略任何从SI引脚，直到开始数据
接下来的操作（ CS引脚被拉高，然后重新生效） 。此外，如果CS引脚被拉高
牢固插入所有8位的操作码被发送到设备前，则该设备将简单地返回
到空闲状态，等待下一个操作。
寻址的装置的需要共3个字节的信息要发送，较
地址位A23 - A0 。由于AT26F004存储器阵列的上地址限制为
07FFFFh ，地址位A23 - A19总是被忽略的设备。
5
3588C–DFLASH–04/06
QQ：2880707522 复制
