特点
EE可编程65,536 X 1 ， 131,072 X 1 ， 262,144 X 1 ， 524,288 X 1 ， X 1,048,576 1 ，
2097152 X 1和4194304 ×1位的串行存储器用来存储配置
节目的现场可编程门阵列（FPGA ）
同时支持3.3V和5.0V工作电压的应用
在系统可编程（ ISP ），通过两线总线
简单的界面， SRAM的FPGA
兼容Atmel公司AT6000 ， AT40K和AT94K器件， Altera的FLEX
， APEX
设备，朗讯ORCA
赛灵思XC3000
， XC4000
， XC5200
，斯巴达
，的Virtex
FPGA的
级联读回以支持额外配置或者高密度阵列
非常低功耗CMOS EEPROM工艺
可编程复位极性
提供6 ×6mm的×1毫米8引脚LAP （与8引脚SOIC / VOIC引脚兼容
包） ， 8引脚PDIP ， 8引脚SOIC ， 20引脚PLCC ， 20引脚SOIC ， 44引脚PLCC和
44引脚TQFP封装
Atmel的AT24CXXX串行EEPROM仿真
低功耗待机模式
高可靠性
- 耐力：100,000写周期
- 数据保存： 90年的工业零部件（ 85 ° C）和190年的
商用部分（ 70° C）
FPGA
CON组fi guration
EEPROM
内存
AT17LV65
AT17LV128
AT17LV256
AT17LV512
AT17LV010
AT17LV002
AT17LV040
3.3V和5V
系统支持
描述
该AT17LV系列FPGA配置的EEPROM （配置器）提供了一种易于
易用，高性价比的配置存储器的现场可编程门阵列。该
AT17LV系列器件采用8引脚一圈， 8引脚PDIP ， 8引脚SOIC ，20
引脚PLCC ， 20引脚SOIC ， 44引脚PLCC和44引脚TQFP封装，见表1。
AT17LV系列配置器使用一个简单的串行接入程序配置一个
以上的FPGA器件。用户可以通过亲选择复位功能的极性
编程4个字节的EEPROM 。这些器件还支持写保护
在它的编程模式的机制。
该AT17LV系列配置器可与工业标准编程编程
聚体， Atmel的ATDH2200E编程工具包或Atmel的ATDH2225 ISP电缆。
表1中。
AT17LV系列套餐
AT17LV65/
AT17LV128/
AT17LV256
是的
是的
是的
是的
是的
(2)
–
–
AT17LV512/
AT17LV010
是的
是的
采用8引脚LAP
(1)
是的
是的
(2)
–
–
包
8引脚LAP
8引脚PDIP
8引脚SOIC
20引脚PLCC
20引脚SOIC
44引脚PLCC
44引脚TQFP
注意事项：
AT17LV002
是的
–
采用8引脚LAP
(1)
是的
是的
(2)
是的
是的
AT17LV040
(3)
–
(3)
–
–
是的
是的
1. 8引脚封装LAP具有相同的占位面积为8引脚SOIC封装。由于一个8
引脚SOIC封装不适用于AT17LV512 / 010 / 002设备，它是possi-
竹叶提取使用的8引脚封装LAP代替。
2.引出线为AT17LV65 / 128/ 256个设备并不是引脚对引脚的兼容
AT17LV512 / 010 / 002设备。
3.参考AT17Fxxx数据表，可在爱特梅尔网站。
牧师2321E - CNFG - 6月3日
1
引脚配置
8引脚LAP
数据
CLK
(1)
（ WP ） RESET / OE
CE
1
2
3
4
8
7
6
5
VCC
SER_EN
CEO （ A2 ）
GND
8引脚SOIC
数据
CLK
(1)
（ WP ） RESET / OE
CE
1
2
3
4
8
7
6
5
VCC
SER_EN
CEO （ A2 ）
GND
8引脚PDIP
数据
CLK
(1)
（ WP ） RESET / OE
CE
1
2
3
4
8
7
6
5
VCC
SER_EN
CEO （ A2 ）
GND
20引脚PLCC
NC
数据
NC
VCC
NC
3
2
1
20
19
NC
GND
NC
NC
NC
9
10
11
12
13
CLK
(WP1
(2)
） NC
（ WP
(1)
）RESET / OE
(WP2
(2)
） NC
CE
4
5
6
7
8
18
17
16
15
14
NC
SER_EN
NC
NC （ READY
(2)
)
CEO （ A2 ）
注意事项：
1.此引脚仅适用于AT17LV65 / 128/ 256个设备。
2.该引脚仅适用于AT17LV512 / 010 / 002设备。
2
AT17LV65/128/256/512/010/002/040
2321E–CNFG–06/03
AT17LV65/128/256/512/010/002/040
20引脚SOIC
(1)
NC
数据
NC
CLK
NC
RESET / OE
NC
CE
NC
GND
注意：
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VCC
NC
NC
SER_EN
NC
NC
CEO （ A2 ）
NC
NC
NC
1.本引出线仅适用于AT17LV65 / 128/ 256个设备。
20引脚SOIC
(1)
数据
NC
CLK
NC
NC
NC
NC
RESET / OE
NC
CE
注意：
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VCC
NC
SER_EN
NC
NC
NC
NC
首席执行官
NC
GND
1.本引出线仅适用于AT17LV512 / 010 / 002设备。
3
2321E–CNFG–06/03
44 PLCC
NC
CLK
NC
NC
数据
NC
VCC
NC
NC
SER_EN
NC
44
43
42
41
40
39
38
37
36
35
34
NC
CLK
NC
NC
数据
NC
VCC
NC
NC
SER_EN
NC
NC
RESET / OE
NC
CE
NC
NC
GND
NC
NC
CEO/A2
NC
18
19
20
21
22
23
24
25
26
27
28
(WP1
(1)
)
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
6
5
4
3
2
1
44
43
42
41
40
7
8
9
10
11
12
13
14
15
16
17
39
38
37
36
35
34
33
32
31
30
29
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
准备
44 TQFP
NC
NC
NC
NC
NC
NC
(1)
（ WP1 ）
NC
NC
NC
NC
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
33
32
31
30
29
28
27
26
25
24
23
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
准备
注意：
1.此引脚仅适用于AT17LV002设备。
4
AT17LV65/128/256/512/010/002/040
2321E–CNFG–06/03
NC
RESET / OE
NC
CE
NC
NC
GND
NC
NC
CEO(A2)
NC
AT17LV65/128/256/512/010/002/040
框图
SER_EN
WP1
(2)
WP2
(2)
电源
RESET
准备
(2)
(1)
注意事项：
1.此引脚仅适用于AT17LV65 / 128/ 256个设备。
2.该引脚仅适用于AT17LV512 / 010 / 002设备。
设备描述
该配置EEPROM的控制信号（ CE ， RESET / OE和CCLK ）接口
直接面对与FPGA器件的控制信号。所有的FPGA器件可以控制
整个配置过程和检索配置EEPROM数据，而不
需要外部智能控制器。
配置EEPROM RESET / OE和CE引脚控制的三态缓冲器
数据输出引脚，使地址计数器。当RESET / OE为高时，
配置EEPROM重置其地址计数器和三态其DATA引脚。行政长官
销还控制AT17LV系列配置器的输出。如果CE是后举行高
在RESET / OE复位脉冲，计数器被禁止，数据输出引脚三 -
说。当OE随后被驱动为低电平，计数器和数据输出引脚是
启用。当RESET / OE再次变高时，地址计数器复位，
数据输出引脚为三态，无论CE的状态。
当配置赶出所有的数据和CEO为低电平时，器件
三态DATA引脚，以避免争用其他配置器。上电时，该
地址计数器会自动复位。
这是默认设置为设备。因为几乎所有的FPGA使用RESET和低
OE高，本文将介绍RESET / OE 。
5
2321E–CNFG–06/03
QQ：2881677436 复制
