特点
可编程16777216 ×1位的串行存储器用来存储配置
节目的现场可编程门阵列（FPGA ）
3.3V输出能力
5V容限I / O引脚
使用爱特梅尔ATDH2200E系统或行业的第三方程序支持
编程器
在系统可编程（ ISP ）通过2线总线
简单的界面， SRAM的FPGA
兼容Atmel的AT40K和AT94K器件， Altera公司
FLEX
， APEX
设备，
朗讯
ORCA
的FPGA ，赛灵思
XC3000 ， XC4000 ， XC5200 ，斯巴达
，的Virtex
FPGA中，
摩托罗拉
MPA1000的FPGA
级联读回以支持额外配置或者高密度阵列
低功耗CMOS闪存工艺
提供6 ×6mm的×1毫米8引脚LAP （与8引脚SOIC / VOIC引脚兼容
尺寸封装） ， 20引脚PLCC和44引脚TQFP封装
Atmel的AT24CXXX串行EEPROM仿真
低功耗待机模式
单台设备能够容纳4位流文件允许简单的系统
侦察组fi guration
快速串行下载速度高达33 MHz的
耐力：10,000写周期的典型
绿色（无铅/无卤化物/ RoHS标准）可封装选项
FPGA
CON组fi guration
FL灰内存
AT17F16
1.描述
该AT17F系列在系统可编程配置PROM的（配置器）
提供一种易于使用的，具有成本效益的配置存储器，用于现场可编程
门阵列。该AT17F系列器件采用8引脚LAP ， 20引脚PLCC
和44引脚TQFP封装，见
表1-1 。
该AT17F系列配置使用简单
串行接入程序，以配置一个或多个FPGA器件。
该AT17F系列配置器可与工业标准编程编程
聚体， Atmel的ATDH2200E编程工具包或Atmel的ATDH2225 ISP电缆。
表1-1 。
包
8引脚LAP
20引脚PLCC
44引脚TQFP
AT17F系列套餐
AT17F16
是的
是的
是的
3392F–CNFG–2/08
AT17F16
3.框图
准备
POWER- ON
RESET
RESET
时钟/振荡器
逻辑
CLK
PAGE_EN
PAGESEL0
PAGESEL1
配置。页面
SELECT
CEO(A2)
串行下载逻辑
2线串行编程
数据
FL灰
内存
CE / WE / OE
数据
地址
CE
控制逻辑
RESET / OE
SER_EN
4.设备描述
在配置存储设备的控制信号（ CE ， RESET / OE和CLK ）接口
直接与FPGA的装置控制信号。所有的FPGA器件可以控制整个的配置
化处理和检索的配置设备的数据，而不需要外部
智能控制器。
在RESET / OE和CE引脚控制的DATA输出引脚的三态缓冲器，并启动
地址计数器。当RESET / OE是低电平，配置设备重置其地址
计数器和三态其数据引脚。 CE引脚也控制AT17F系列的输出
配置器。如果CE是RESET / OE复位脉冲后举行高时，计数器被禁用，
数据输出引脚为三态。当OE随后被驱动为高电平，计数器和数据
输出引脚被启用。当RESET / OE再次变低时，地址计数器复位，
数据输出引脚为三态，无论CE的状态。
当配置赶出所有的数据和CEO为低电平时，器件三态
DATA引脚，以避免争用其他配置器。在上电时，地址计数器
自动复位。
3
3392F–CNFG–2/08
5.引脚说明
表5-1 。
引脚说明
AT17F16
名字
数据
CLK
PAGE_EN
PAGESEL0
PAGESEL1
复位/
OE
CE
GND
首席执行官
A2
准备
SER_EN
V
CC
I / O
I / O
I
I
I
I
I
I
–
O
6
I
O
I
–
–
7
8
15
17
20
23
35
38
14
21
8
LAP
1
2
–
–
–
3
4
5
20
PLCC
2
4
16
11
7
6
8
10
44
TQFP
40
43
39
14
19
13
15
18
5.1
数据
(1)
三态数据输出的配置。集电极开路双向引脚进行编程。
5.2
CLK
(1)
时钟输入。用于增加用于读取内部地址和比特计数器和
编程。
5.3
PAGE_EN
(2)
输入用来使网页下载模式。当PAGE_EN高的配置下载
地址空间被划分成4个相等的页面。这使用户可以轻松地存储能力，
检索单个配置设备的多个配置比特流。该输入工程
与PAGESEL输入相结合。 PAGE_EN必须保持为低电平，如果页面不希望。
当SER_EN为低（ ISP模式），该引脚没有影响。
注意事项：
1.该引脚具有内部20 kΩ上拉电阻。
2.该引脚具有内部30 kΩ上拉下拉电阻。
4
AT17F16
3392F–CNFG–2/08
AT17F16
5.4
PAGESEL [1 ：0]的
(2)
页面选择输入。用于确定该4个存储器页的期间的串行靶向
配置下载。每个页面的地址空间中示出
表5-2 。
当
SER_EN为低（ ISP模式）这些引脚没有任何效果。
表5-2 。
地址空间
AT17F16 （ 16兆位）
00000 - 3FFFFH
40000 - 7FFFFH
80000 - BFFFFh
C0000 - FFFFFh地址
00000 - FFFFFh地址
寻呼解码
PAGESEL = 00 ， PAGE_EN = 1
PAGESEL = 01 ， PAGE_EN = 1
PAGESEL = 10， PAGE_EN = 1
PAGESEL = 11 ， PAGE_EN = 1
PAGESEL = XX ， PAGE_EN = 0
5.5
RESET / OE
(1)
输出使能（高电平有效）和RESET （低电平）时， SER_EN为高。低水平上
RESET / OE复位双方的地址和位计数器。高水平（与CE低）使
数据输出驱动器。
5.6
CE
(1)
芯片使能输入（低电平有效） 。低水平（与OE高）允许CLK递增地址
计数器和使能数据输出驱动器。高水平的CE禁用这两个地址，位
柜台和强制器件进入低功耗待机模式。注意，该引脚会
不
启用/禁用设备的2线串行编程模式（ SER_EN低） 。
5.7
GND
接地引脚。 A 0.2 μF V的去耦电容
CC
并建议GND 。
5.8
首席执行官
芯片使能输出（当SER_EN高） 。该输出变低时，内部地址
计数器已达到其最大值。如果PAGE_EN输入被设置为High时，最大值
是在所选分区中的最大地址。该PAGESEL [1：0 ]输入用于使
4分区的选择。如果PAGE_EN输入被设置为低电平时，设备不进行分区和
地址的最大值是在设备中的最高地址，看
表5-2第5页。
IN A
的AT17F系列设备的菊花链，一台设备的CEO引脚必须连接到CE
在链中的下一个设备的输入。它会留低，只要CE为低和OE为高电平。它会
然后按照CE ，直到OE变低;此后， CEO将保持较高水平，直到整个EEPROM是
再次读取。
5.9
A2
(1)
设备的选择输入， （当SER_EN低） 。输入用于使能（或芯片选择）的
在编程过程中的设备（例如，当SER_EN低） 。参考AT17F编程
规格可在爱特梅尔网站获取更多详细信息。
注意事项：
1.该引脚具有内部20 kΩ上拉电阻。
2.该引脚具有内部30 kΩ上拉下拉电阻。
5
3392F–CNFG–2/08
QQ：2880707522 复制
