【特点串行EEPROM系列配置的Altera FLEX器件简单的界面， SRAM的FPGAEE可编程5】,IC型号AT17C512A-10PC,AT17C512A-10PC PDF资料,AT17C512A-10PC经销商,ic,电子元器件-51电子网

特点

串行EEPROM系列配置的Altera FLEX

器件

简单的界面， SRAM的FPGA

EE可编程512 Kb和1兆位串行存储器用来存储

针对现场可编程门阵列配置程序（ FPGA）器件

级联读回以支持其他配置或未来

高密度阵列

低功耗CMOS EEPROM工艺

可编程复位极性

可以在节省空间的表面贴装PLCC和PDIP封装的

512 - Kbit的设备和PLCC ， PDIP和TQFP封装的1 - Mbit的器件

在系统通过2线总线可编程

Atmel的AT24CXXX串行EEPROM仿真

可在3.3V ± 10 ％， LV和5V ± 5 ％C版本

系统友好就绪引脚

描述

该AT17C512A / 010A和AT17LV512A / 010A （高密度AT17A系列） FPGA

配置的EEPROM （配置器）提供一个易于使用的，具有成本效益的CON-

成形内存编程的Altera FLEX

设备。该AT17C512A / LV512A

设备均采用流行的8引脚PDIP和20引脚PLCC ;该

AT17C010A / LV010A打包在流行的8引脚PDIP ， 20引脚PLCC和

32引脚TQFP封装。该AT17A系列系列采用一个简单的串行访问过程

配置一个或多个FPGA器件。该AT17A系列组织物资

足够的内存来配置一个或多个更小的FPGA。使用的一个特征

AT17A系列，用户可以选择在复位功能通过编程的极性

4个字节的EEPROM 。该AT17A部分生成自己的内部时钟默认和

可以作为一个系统的“主人”为加载FPGA器件。内部时钟

可通过将工业编程器被禁用，以允许使用该AT17A份作为

系统“从” ，以使外部设备提供的时钟，用于加载FPGA的

设备。

爱特梅尔器件还支持系统友好的READY引脚，20引脚PLCC

包和一个写保护机制，所有的包。 READY（就绪）引脚用于

简化了系统上电的考虑。的WP1销是用来保护的部分

在系统内编程配置的内存。

该AT17A系列配置可与业界标准编程编程

聚体， Atmel的ATDH2200E编程工具包或Atmel的ATDH2225 ISP电缆。

FPGA

CON组fi guration

EEPROM

内存

512千比特和

1-megabit

Altera的引脚

AT17C512A

AT17LV512A

AT17C010A

AT17LV010A

牧师0974E - 8月1日

引脚配置

8引脚PDIP

20引脚PLCC

数据

DCLK

NCS

VCC

SER_EN

（A2）的nCASC

GND

NCS

GND

（A2）的nCASC

数据

VCC

DCLK

WP1

SER_EN

准备

SER_EN

准备

32引脚TQFP

(1)

DCLK

WP1

注意：

1. 32引脚TQFP封装不可用

AT17C512A / LV512A设备。

AT17C/LV512A/010A

0974E–08/01

NCS

GND

） nCASC

数据

VCC

AT17C/LV512A/010A

框图

SER_EN

WP1

程序设计

模式逻辑

程序设计

数据移位

OSC

控制

ROW

地址

计数器

ROW

解码器

OSC

EEPROM

CELL

矩阵

电源

RESET

位

计数器

COLUMN

解码器

DCLK就绪

（可选）

NCS

nCASC （A2）的

数据

设备CON组fi guration

该配置EEPROM的控制信号（ NCS ， OE和DCLK ）接口

直接与FPGA的装置控制信号。所有的FPGA器件可以控制整个

配置过程和检索配置EEPROM数据，而不要求还

荷兰国际集团外部的智能控制器。

配置EEPROM的OE和NCS引脚控制的三态缓冲器的数据

输出引脚，使地址计数器和振荡器。当OE为低时，

配置EEPROM重置其地址计数器和三态其DATA引脚。该

NCS销还控制AT17A系列配置的输出。如果NCS是举办高

在OE复位脉冲后，计数器被禁止，数据输出引脚为三态。

当NCS为低时，计数器和数据输出引脚使能。当OE

再次变低时，地址计数器复位和数据输出引脚为三态，

不管NCS的状态。

当配置赶出所有的数据和nCASC被驱动为低电平时，

设备的三态DATA引脚，以避免争用其他配置器。上

上电时，地址计数器将自动复位。

0974E–08/01

就绪引脚可为设备的复位状态的集电极开路指示器;它

置为低，而该设备在上电复位周期和释放（三态）

当周期完成。

本文讨论了EPF10K设备接口。如需了解更多信息或信息

其他的Altera应用程序，请从引用“ AT17A系列转换

Altera的FPGA串行配置记忆“应用笔记。

FPGA器件

CON组fi guration

FPGA器件可以与AT17A系列EEPROM中（参见图1 ）进行配置。该

在EEPROM阵列AT17A系列设备存储配置数据和时钟数据

串行移出其内部振荡器。在OE ， NCS和DCLK引脚提供控制

为地址计数器，输出三态缓存器的信号。该AT17A系列设备

发送配置数据的串行位流，以它的数据管脚，其连接到所述

FPGA器件的DATA0输入引脚。

当对FPGA器件的配置数据超出了单个AT17A的容量

系列设备，多AT17A系列器件可串联连接在一起

（参见图2）。当多个AT17A系列设备是必需的，在nCASC和NCS

引脚提供级联的EEPROM之间的握手。

一个AT17A系列装置在链中的位置决定了它的运行。第一

AT17A系列设备中的配置器链通电时或与NCS低和复位

被配置为FPGA器件的协议。这AT17A系列器件提供所有

时钟脉冲的一个或多个FPGA器件和任何下游AT17A系列CON-

在配置过程中figurator 。第一AT17A系列配置器还提供了所述第一

数据多设备配置在FPGA器件的流。一旦第一

AT17A系列器件发送完数据结构，它驱动了nCASC引脚为低电平，

驱动第二AT17A系列器件的低的NCS引脚。这将激活

第二AT17A系列设备的配置数据发送到FPGA器件。

第一AT17A系列器件时钟所有后续AT17A系列设备，直到config-

uration完成。一旦所有的配置数据被传送和NCS在第一

AT17A系列设备上的FPGA器件驱动的高通过CONF_DONE ，第一

AT17A系列器件时钟， 16个额外的周期来之前初始化FPGA器件

进入零功耗（空闲）状态。如果第一AT17A系列设备上的NCS驱动为高电平

所有的配置数据传输，或之前如果NCS是不是以后全部内驱动高

成形的数据是transferred-的nSTATUS为低电平时，表示配置错误。

就绪引脚可为设备的复位状态的集电极开路指示器;它

置为低，而该设备在上电复位周期和释放（三态）

当周期完成。它可以用来保持FPGA器件在复位时它是

在完成它的上电复位，但是它不能被用于有效地延缓配置

（即输出系统V之前发布的还有

已经稳定）。

AT17C/LV512A/010A

0974E–08/01

AT17C/LV512A/010A

图1 。

配置上采用单AT17A系列配置

(1)(2)(3)

1 k

EPF6K/EPF10K

送到nCONFIG

DCLK

DATA0

的nCE

MSEL0

MSEL1

CONF_DONE

的nSTATUS

AT17C512A/010A/020A

AT17LV512A/010A/020A

DCLK

数据

NCS

准备

SER_EN

0.1

GND

注意事项：

1.使用就绪引脚是可选的，用于20引脚PLCC和32引脚TQFP封装。 8引脚PDIP封装

不具有READY引脚。

2.引入的RC延迟送到nCONFIG的输入被建议确保V

（ 5V / 3.3V ）之前达到

配置开始。（变送到nCONFIG可替代地连接到一个有效的低电平的系统复位信号）。

EEPROM 3.复位极性必须设置有效的低电平（ OE高电平有效）

0974E–08/01