【特点串行EEPROM系列配置FLEX器件简单的界面， SRAM的FPGAEE可编程的2兆位串行存储器】,IC型号AT17C002A-10JI,AT17C002A-10JI PDF资料,AT17C002A-10JI经销商,ic,电子元器件-51电子网

特点

串行EEPROM系列配置FLEX

器件

简单的界面， SRAM的FPGA

EE可编程的2兆位串行存储器用来存储配置程序

针对现场可编程门阵列（FPGA ）

级联读回以支持其他配置或未来更高密度

阵列

低功耗CMOS EEPROM工艺

可编程复位极性

可以在节省空间的表面贴装PLCC封装

在系统通过2线总线可编程

Atmel的AT24CXXX串行EEPROM仿真

可在3.3V ± 5 ％， LV和5V ± 5 ％C版本

系统友好就绪引脚

替代AT17C / LV002A

描述

该AT17C002A和AT17LV002A （高密度AT17A系列） FPGA配置

的EEPROM （配置器）提供一个易于使用的，高性价比的配置MEM-

储器进行编程的Altera FLEX设备。该AT17A系列打包在

流行的20引脚PLCC和32引脚TQFP封装。该AT17A系列家族采用简单

串行接入程序，以配置一个或多个FPGA器件。该AT17A系列

组织提供足够的内存来配置一个或多个更小的FPGA。

使用AT17A系列的一个特征，该用户可以选择重置的极性功能

化通过编程内部EEPROM字节。该AT17A部分产生自己

内部时钟，并且可以被用来作为一个系统的“主”用于加载FPGA器件。

爱特梅尔器件还支持系统友好的READY引脚。 READY（就绪）引脚用于

为了简化系统上电时的考虑因素。

该AT17A系列配置器可与工业标准编程编程

聚物Atmel的ATDH2200E编程工具。

FPGA

CON组fi guration

EEPROM

内存

2-megabit

Altera的引脚

AT17C002A

AT17LV002A

牧师2280B - 8月1日

引脚配置

20引脚PLCC

32引脚TQFP

数据

VCC

数据

VCC

NCS

GND

（A2）的nCASC

DCLK

WP1

SER_EN

准备

DCLK

WP1

SER_EN

准备

框图

SER_EN

WP1

程序设计

模式逻辑

程序设计

数据移位

OSC

控制

ROW

地址

计数器

ROW

解码器

OSC

POWER- ON

RESET

位

计数器

DCLK就绪

NCS

nCASC （A2）的

AT17C/LV002A

2280B–08/01

NCS

GND

（A2）的nCASC

EEPROM

CELL

矩阵

COLUMN

解码器

数据

AT17C/LV002A

设备

CON组fi guration

该配置EEPROM的控制信号（ NCS ， OE和DCLK ）直接与接口

FPGA器件的控制信号。所有的FPGA器件可以控制整个配置亲

塞斯和检索配置EEPROM数据，而无需外部智能

控制器。

配置EEPROM的OE和NCS控制引脚上的数据输出三态缓冲器

针和使地址计数器和振荡器。当OE是低电平时，组态

化EEPROM重置其地址计数器和三态其DATA引脚。 NCS的脚还

控制AT17A系列配置的输出。如果NCS是OE复位后举行高

脉冲，计数器被禁用，数据输出引脚为三态。当NCS为低时，

计数器和数据输出引脚被启用。当OE再次变低，地址

计数器被复位，数据输出引脚是不管网络控制系统的状态的三态。

当配置赶出所有的数据和nCASC被驱动为低电平时，器件三

声明DATA引脚，以避免争用其他配置器。在上电时，地址

计数器会自动复位。

就绪引脚可为设备的复位状态的集电极开路指示器;这是

驱动为低电平，而该设备是在上电复位周期和释放（三态）时，

循环完成。

本文讨论了EPF10K设备接口。有关更多详细信息或信息

Altera的其他应用程序，请从Altera FPGA中引用了“ AT17A系列转换

串行配置记忆“应用笔记。

FPGA器件

CON组fi guration

FPGA器件可以与AT17A系列EEPROM中（参见图1 ）进行配置。该AT17A

在EEPROM阵列系列设备存储配置数据和时钟的数据串行移出

其内部振荡器。在OE ， NCS和DCLK引脚提供的控制信号

地址计数器和输出的三态缓冲器。该AT17A系列设备发送一个串行比特

配置数据流，以它的数据管脚，其连接到所述DATA0输入引脚上的

FPGA器件。

当对FPGA器件的配置数据超过一个单一AT17A的容量

系列装置中，多个AT17A系列装置可以串联连接在一起（参见图2）。

当多个AT17A系列设备是必需的，在nCASC和NCS引脚提供手工

级联的EEPROM之间晃动。

一个AT17A系列装置在链中的位置决定了它的运行。第一AT17A

在配置链系列器件上电或NCS低复位和配置

对于FPGA器件的协议。这AT17A系列器件提供所有的时钟脉冲的一个或

更多的FPGA器件，以及任何下游AT17A系列配置配置过程中。

第一AT17A系列配置器还提供了数据的所述第一数据流的FPGA器件

在多设备配置。一旦第一AT17A系列设备完成发送config-

uration数据时，它驱动其nCASC销低，其驱动所述第二AT17A的NCS销

系列器件的低。这将激活第二AT17A系列设备发送的配置数据

到FPGA器件。

2280B–08/01

图1 。

配置上采用单AT17A系列配置

(1)(2)(3)

1 k

EPF6K/EPF10K

送到nCONFIG

DCLK

DATA0

的nCE

MSEL0

MSEL1

CONF_DONE

的nSTATUS

AT17C512A/010A/020A/002A

AT17LV512A/010A/020A/002A

DCLK

数据

NCS

准备

SER_EN

0.1

GND

注意事项：

1.使用READY引脚是可选的。

2.引入的RC延迟送到nCONFIG的输入被建议确保V

（ 5V / 3.3V ）之前达到

配置开始。（变送到nCONFIG可替代地连接到一个有效的低电平的系统复位信号）。

EEPROM 3.复位极性必须设置有效的低电平（ OE高电平有效）。

图2中。

配置上采用多AT17A系列配置器

(1)(2)(3)

1 k

EPF10K

送到nCONFIG

0.1

AT17C512A / 010A / 020A / 002A AT17C512A / 010A / 020A / 002A

AT17LV512A / 010A / 020A / 002A AT17LV512A / 010A / 020A / 002A

设备1

设备2

DCLK

DATA0

DCLK

数据

NCS

准备

nCASC

DCLK

SER_EN

数据

NCS

的nCE

CONF_DONE

的nSTATUS

MSEL0

MSEL1

GND

注意事项：

1.使用READY引脚是可选的。

2.引入的RC延迟送到nCONFIG的输入被建议确保V

（ 5V / 3.3V ）之前达到

配置开始。（变送到nCONFIG可替代地连接到一个有效的低电平的系统复位信号）。

EEPROM 3.复位极性必须设置有效的低电平（ OE高电平有效）。

AT17C/LV002A

2280B–08/01

AT17C/LV002A

就绪引脚可为设备的复位状态的集电极开路指示器;这是

驱动为低电平，而该设备是在上电复位周期和释放（三态）时，

循环完成。它可以用来保存FPGA器件复位时将其完成其

上电复位，但是它不能被用于有效地延迟的配置（如，输出为

系统V之前发布的还有

已经稳定）。

第一AT17A系列器件时钟所有后续AT17A系列设备，直到配置

就完成了。一旦所有的配置数据被传送和NCS在第一AT17A系列

设备驱动为高电平通过CONF_DONE在FPGA器件中，第一AT17A系列设备

时钟16个额外的周期来之前进入零功耗初始化FPGA器件（空闲）

状态。如果第一AT17A系列设备上的NCS所有配置数据之前被拉高

转 - 或者NCS不高驱动后，所有的配置数据传输 - nSTA-

TUS驱动为低电平时，表示配置错误。

AT17A系列

复位极性

程序设计

模式

该AT17A系列配置允许用户为任一OE引脚的极性进行编程

RESET / OE或RESET / OE 。有关详细信息，请参考“编程规范

爱特梅尔公司的FPGA配置EEPROM的“应用笔记。

在编程模式中，通过使SER_EN低输入。在这种模式下，芯片可以是

通过2线串行接口进行编程。编程完成在V

只供应。亲

在芯片内部产生编程supervoltages 。请参阅“编程规范

爱特梅尔的配置EEPROM的“应用指南以获取更多信息。该AT17 A-

系列零件是读/写在5V标称。该AT17LV A系列的部分是读/写电压为3.3V

标称。

该AT17A系列配置进入NCS时被置低功耗待机模式

高。在这种模式下，配置消耗小于0.5毫安的电流的电压为5V 。输出

仍处于高阻抗状态，无论OE输入的状态。

待机模式

2280B–08/01